特許ウォッチ

公開番号2025168671
公報種別公開特許公報(A)
公開日2025-11-11
出願番号2025074959
出願日2025-04-28
発明の名称複数の処理ユニットを有する処理装置によって、少なくとも1つの入力値から少なくとも1つの出力値への写像をフォールトトレラントに実装するための方法及び処理装置
出願人ローベルトボツシユゲゼルシヤフトミツトベシユレンクテルハフツング,ROBERT BOSCH GMBH
代理人アインゼル・フェリックス=ラインハルト,個人,個人,個人,個人
主分類G06N 3/063 20230101AFI20251104BHJP(計算;計数)
要約【課題】複数の処理ユニットを有する処理装置によって、少なくとも1つの入力値から少なくとも1つの出力値への写像をフォールトトレラントに実装するための方法、それを実施する計算ユニット、プログラム及び処理装置を提供する。
【解決手段】方法において、写像は、任意の1つ又は複数の処理ユニットによって評価可能な計算演算部を有する複数の構造部20～28を含み、構造部各々には、当該構造部のエラーのない評価が写像のエラーのない評価に対してどの程度クリティカルであるかの情報を含むクリティカル度情報が割り当てられており、少なくとも1つの処理ユニットが、エラー機能を有している場合、構造部のクリティカル度情報に基づいて、少なくとも1つの構造部の選択を行い、少なくとも1つの構造部が変更されて評価されるべきか又は評価されるべきでないかを決定し、写像を入力値に適用し、選択した少なくとも1つの構造部を変更して、評価を行う。
【選択図】図3
特許請求の範囲【請求項１】
複数の処理ユニット（４）を有する処理装置（２）によって、少なくとも１つの入力値から少なくとも１つの出力値への写像をフォールトトレラントに実装するための方法であって、
前記写像は、前記処理ユニット（４）のうちの任意の１つ又は複数によって評価可能である計算演算部を有する複数の構造部（２０，２２，２４，２６，２８）を含み、
前記構造部（２０，２２，２４，２６，２８）の各々には、当該構造部のエラーのない評価が前記写像のエラーのない評価に対してどの程度クリティカルであるかに関する情報を含むクリティカル度情報が割り当てられており、
少なくとも１つの処理ユニット（４）がエラー機能を有している場合、前記構造部の前記クリティカル度情報に基づいて、少なくとも１つの構造部の選択が行われ（１１０）、
前記少なくとも１つの構造部が変更されて評価されるべきか又は評価されるべきでないかが決定され、
前記写像が入力値に適用され（１２０）、
選択された前記少なくとも１つの構造部は、変更されて評価され、又は、評価されない、方法。
続きを表示（約 1,400 文字）【請求項２】
各前記構造部（２０，２２，２４，２６，２８）の前記クリティカル度情報は、関連性値を含み、前記少なくとも１つの構造部の前記選択（１１０）は、前記構造部の前記関連性値に応じて行われ、特に、選択された前記少なくとも１つの構造部は、最低関連性値及び／又は予め定められた関連性値閾値を下回る関連性値を有する、請求項１に記載の方法。
【請求項３】
各前記構造部（２０，２２，２４，２６，２８）の前記クリティカル度情報は、前記構造部が変更されて評価される場合又は評価されない場合に、前記写像の予期される平均又は最大エラーを示すエラー尺度を含む、請求項１又は２に記載の方法。
【請求項４】
前記少なくとも１つの構造部の前記選択（１１０）は、前記構造部の前記エラー尺度に応じて行われ、特に、選択された前記少なくとも１つの構造部は、低エラー尺度及び／又は予め定められたエラー尺度閾値を下回るエラー尺度を有する、請求項３に記載の方法。
【請求項５】
前記写像の予期される全体エラーが、選択された前記少なくとも１つの構造部の前記エラー尺度に基づいて決定され、特に、前記予期される全体エラーは、出力され、及び／又は、前記写像の結果を処理する機能モジュールに伝送される、請求項３又は４に記載の方法。
【請求項６】
前記写像は、ニューラルネットワークを実装しており、前記構造部（２０，２２，２４，２６，２８）は、重み付け若しくは重みとの乗算、ニューロン（２０，３４，３６，３８）、レイヤー（２８）、又は、チャネル（２４）であり、及び／又は、
前記構造部は、積和演算部であり、前記処理ユニットは、積和演算を実施するように構成されている、請求項１乃至５のいずれか一項に記載の方法。
【請求項７】
各前記処理ユニット（４）は、構造部（２０，２２，２４，２６，２８）又はその一部を異なる精度で評価するように構成されており、各前記処理ユニット（４）は、前記構造部を前記処理ユニットの部分的なエラー機能の場合に、低減された精度で評価し、及び／又は、前記構造部をそれぞれ低減された精度で並列に２回以上評価するように構成されており、選択された前記少なくとも１つの構造部は、変更されてすなわち低減された精度で評価される、請求項１乃至６のいずれか一項に記載の方法。
【請求項８】
各前記構造部（２０，２２，２４，２６，２８）の前記クリティカル度情報は、低減された精度での評価の場合の前記構造部の精度損失を示す精度損失情報を含み、特に、前記少なくとも１つの構造部の前記選択は、前記構造部（２０，２２，２４，２６，２８）の前記精度損失情報に応じて行われ、特に、選択された前記少なくとも１つの構造部は、低精度損失及び／又は予め定められた精度損失閾値を下回る精度損失を有する、請求項７に記載の方法。
【請求項９】
前記写像は、完全な精度での評価についてのコストと、低減された精度での評価についてのコストとを比較するコスト関数が最適化され、特に最小化されるように実装される、請求項８に記載の方法。
【請求項１０】
異なる精度は、異なる値の量子化、特に異なるビット幅に対応する、請求項７乃至９のいずれか一項に記載の方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、複数の処理ユニットを有する処理装置によって、少なくとも１つの入力値から少なくとも１つの出力値への写像をフォールトトレラントに実装するための方法、並びに、それを実施するための計算ユニット及びコンピュータプログラム及び処理装置に関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
発明の背景
例えば、人工知能又はニューラルネットワークの分野における計算量の多いコンピュータアプリケーションについては、集積回路の形態の専用のハードウェアアクセラレータを使用することができる。そのようなハードウェアアクセラレータは、ニューラルネットワークにおいて頻繁に現れる計算構造部、例えば積和演算のような基礎的演算を実施する複数の処理ユニットを含み得る。また、アクセラレータは、簡単にプログラミング可能な複数の処理ユニット、例えば、いわゆるシェーダ演算コアなどを含むこともあり得る。速い演算速度は、特に、複数の処理ユニットの並列処理の実行によって達成される。そのようなハードウェアアクセラレータのエネルギー消費とコストとを低く抑制するために、可及的に小さい構造サイズで集積回路を設計することはできるが、ただし、ハードウェアエラーについての影響は受け易くなる。例えばビット反転などの一時的なエラーの他に、ここでは、例えば、製造工程におけるばらつきや経年劣化などに基づく恒久的なエラーが発生する可能性もある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
発明の開示
本発明によれば、独立請求項の特徴部分を有する、複数の処理ユニットを有する処理装置によって、少なくとも１つの入力値から少なくとも１つの出力値への写像をフォールトトレラントに実装するための方法、並びに、それを実施するための計算ユニット及びコンピュータプログラム及び処理装置が提案される。有利な構成は、従属請求項及び以下の説明の対象である。
【課題を解決するための手段】
【０００４】
本発明においては、少なくとも１つの入力値から少なくとも１つの出力値への写像のための手段が使われ、当該写像は、複数の処理ユニットを有する処理装置によって実装され、処理ユニットのうちの任意の１つ又は複数によって評価可能である計算演算部を有する複数の構造部を含み、構造部の各々には、当該構造部のエラーのない評価が写像のエラーのない評価に対してどの程度クリティカルであるかに関する情報を含むクリティカル度情報が割り当てられる。少なくとも１つの処理ユニットがエラー機能を有している場合、構造部のクリティカル度情報に基づいて、少なくとも１つの構造部の選択が行われ、ここで、少なくとも１つの構造部が変更されて評価されるべきか又は評価されるべきでないかが決定され、写像が入力値に適用され、ここで、選択された少なくとも１つの構造部は、事前に実施された決定に応じて、変更されて評価され、又は、評価されない。処理ユニットのエラー機能は、特に、当該処理ユニットによって計算された結果が適正でない場合に存在する。これに対して、例えば、処理ユニットによって実装される計算の実行又は評価を、結果又は出力値が既知である入力値を用いて行わせることができる。次いで、現在の決定された出力値と既知の出力値との比較から、エラー機能が存在するかどうかを決定することができる。
【０００５】
本発明によれば、処理ユニットのうちの１つ又は複数にエラーが発生した場合、写像がさらに処理装置によって実装可能であり、それにより、写像のエラーは、可及的に小さく抑制される。したがって、処理装置の機能は維持することができ、このことは、例えばセーフティクリティカルな用途、例えば自動車用途における機能的安全性の枠組みにおいては重要となる。冗長的設計、例えば、処理装置が二重に設けられたり、又は、それらの処理ユニットの少なくとも複数が多重に設けられたりしている冗長的設計については、十分に省略することができる。技術的なシステム、例えば、車両、ロボット、製造機械、又は、医療機械などは、処理ユニットの出力に依存して制御可能であることに留意されたい。
【０００６】
構造部とは、任意の演算又は計算であるものとしてよく、例えば、乗算、加算、積和演算などの例えば比較的基本的な演算、又は、複数の基本的な演算を含む複合的な演算であるものとしもよい。画像が異なるカラーチャネルを使用して処理されるニューラルネットワークにおいては、例えば、１つのカラーチャネルの処理が、複合的な演算を示す可能性がある。
【０００７】
「写像」という用語は、一般に、入力値を出力値にマッピングすることを意味する写像又は関数として理解されたい。この写像は、特に、ニューラルネットワークが実装しており、ここでは、構造部は、重み付け若しくは重みとの乗算、ニューロン、レイヤー、又は、チャネルである。例えば、これらの構造部は、積和演算部であるものとしてよく、ここで、処理ユニットは、積和演算を実施するように構成されている。
【０００８】
一構成によれば、各構造部のクリティカル度情報は、関連性値を含み、ここで、少なくとも１つの構造部の選択は、構造部の関連性値に応じて行われる。特に、選択された少なくとも１つの構造部は、最低関連性値及び／又は予め定められた関連性値閾値を下回る関連性値を有する。ここでは、より高い関連性値を有する構造部は、写像の正確性にとって、より重要又はよりクリティカルであることを前提としている。
【０００９】
一構成によれば、各構造部のクリティカル度情報は、構造部が変更されて評価される場合又は評価されない場合に、写像の予期される平均又は最大エラーを示すエラー尺度を含む。写像の予期される又は推定される平均又は最大エラーは、写像若しくは処理装置の使用前に例えば計算することができ、及び／又は、テストを用いて決定することができる。写像が、ニューラルネットワークである場合又は一般に機械学習に基づく写像である場合、ここでは、例えば、トレーニングに使用されたトレーニングデータを使用することができる。各構造部には、複数のエラー尺度、例えば、構造部の非評価についてのエラー尺度や変更された評価についてのエラー尺度などが割り当てられるものとしてよい。
【００１０】
一構成によれば、少なくとも１つの構造部の選択は、構造部のエラー尺度に応じて行われ、ここで、特に、選択された少なくとも１つの構造部は、低エラー尺度及び／又は予め定められたエラー尺度閾値を下回るエラー尺度を有する。ここでは、低エラー尺度は、構造部の評価なしの場合又は変更された評価の場合の写像の低エラーに対応することを前提としている。
（【００１１】以降は省略されています）

関連特許