特許ウォッチ

公開番号2025167912
公報種別公開特許公報(A)
公開日2025-11-07
出願番号2024072929
出願日2024-04-26
発明の名称光電変換装置および機器
出願人キヤノン株式会社
代理人弁理士法人大塚国際特許事務所
主分類H04N 25/772 20230101AFI20251030BHJP(電気通信技術)
要約【課題】A/D変換の精度のさらなる向上に有利な技術を提供する。
【解決手段】複数の画素が配された画素アレイと、前記画素アレイから出力される画素信号をデジタル信号に変換する複数のA/D変換回路と、互いに変化の傾きが異なる参照信号が供給される複数の参照信号線と、を備える光電変換装置であって、前記複数のA/D変換回路のそれぞれは、前記画素信号と前記参照信号とを比較する比較回路と、前記複数の参照信号線のうちA/D変換に用いる参照信号が供給される参照信号線を選択する選択部と、前記複数の参照信号線のうち前記選択部によって選択された参照信号線を、バッファを介して前記比較回路に接続し、前記複数の参照信号線のうち前記選択部によって選択されない参照信号線を、前記バッファとは別のバッファを介して負荷容量素子に接続する接続部と、を含む。
【選択図】図3
特許請求の範囲【請求項１】
複数の画素が配された画素アレイと、前記画素アレイから出力される画素信号をデジタル信号に変換する複数のＡ／Ｄ変換回路と、互いに変化の傾きが異なる参照信号が供給される複数の参照信号線と、を備える光電変換装置であって、
前記複数のＡ／Ｄ変換回路のそれぞれは、前記画素信号と前記参照信号とを比較する比較回路と、前記複数の参照信号線のうちＡ／Ｄ変換に用いる参照信号が供給される参照信号線を選択する選択部と、前記複数の参照信号線のうち前記選択部によって選択された参照信号線を、バッファを介して前記比較回路に接続し、前記複数の参照信号線のうち前記選択部によって選択されない参照信号線を、前記バッファとは別のバッファを介して負荷容量素子に接続する接続部と、を含むことを特徴とする光電変換装置。
続きを表示（約 940 文字）【請求項２】
前記バッファおよび前記別のバッファは、ソースフォロア回路を含むことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記負荷容量素子の容量値が、可変であることを特徴とする請求項１に記載の光電変換装置。
【請求項４】
前記比較回路の前記参照信号が供給される入力ノードに接続されたクランプ容量素子をさらに含み、
前記クランプ容量素子は、２つ以上の容量値を設定可能に構成されていることを特徴とする請求項３に記載の光電変換装置。
【請求項５】
前記選択部は、前記画素信号の信号レベルを判定し、判定結果に応じて、前記複数の参照信号線のうちＡ／Ｄ変換に用いる参照信号が供給される参照信号線を選択することを特徴とする請求項１に記載の光電変換装置。
【請求項６】
前記バッファおよび前記別のバッファを含む複数のバッファが配され、
１つの参照信号線と１つのバッファとが対応するように、前記複数の参照信号線のそれぞれと前記複数のバッファのそれぞれの入力ノードとは接続されており、
前記接続部は、前記複数のバッファのそれぞれの出力ノードと、前記比較回路および前記負荷容量素子のそれぞれの入力ノードと、の間の接続を切り替えるように構成されていることを特徴とする請求項１に記載の光電変換装置。
【請求項７】
前記バッファの出力ノードと前記比較回路の入力ノードとは接続されており、
前記別のバッファの出力ノードと前記負荷容量素子の出力ノードとは接続されており、
前記接続部は、前記複数の参照信号線のそれぞれと、前記バッファおよび前記別のバッファのそれぞれの入力ノードと、の間の接続を切り替えるように構成されていることを特徴とする請求項１に記載の光電変換装置。
【請求項８】
前記負荷容量素子は、対地容量素子であることを特徴とする請求項１に記載の光電変換装置。
【請求項９】
請求項１乃至８の何れか１項に記載の光電変換装置と、
前記光電変換装置から出力された信号を処理する処理装置と、
を備えることを特徴とする機器。

発明の詳細な説明【技術分野】
【０００１】
本発明は、光電変換装置および機器に関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
光電変換装置において、画素から出力される画素信号を時間的に変化する参照信号と比較部を用いて比較することによってＡ／Ｄ変換することが知られている。特許文献１には、変化の傾きが異なる複数の種類の参照信号が供給される固体撮像装置において、信号を読み出す列ごとに、画素信号の信号レベルに応じてＡ／Ｄ変換に用いる参照信号を選択することが示されている。列ごとに参照信号を選択する場合に、それぞれの参照信号線に接続される負荷の数がＡ／Ｄ変換のたびに変化し、負荷の変動によって参照信号の信号レベルが変化しＡ／Ｄ変換の精度を低下させる可能性がある。特許文献１の図１６には、それぞれの参照信号線と比較部との間にバッファを接続し、何れの参照信号線を使用する場合であっても、それぞれの参照信号線に接続される負荷の変動が抑制される構成が示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１３－１７９５７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、Ａ／Ｄ変換の精度のさらなる向上に有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題に鑑みて、本発明の実施形態に係る光電変換装置は、複数の画素が配された画素アレイと、前記画素アレイから出力される画素信号をデジタル信号に変換する複数のＡ／Ｄ変換回路と、互いに変化の傾きが異なる参照信号が供給される複数の参照信号線と、を備える光電変換装置であって、前記複数のＡ／Ｄ変換回路のそれぞれは、前記画素信号と前記参照信号とを比較する比較回路と、前記複数の参照信号線のうちＡ／Ｄ変換に用いる参照信号が供給される参照信号線を選択する選択部と、前記複数の参照信号線のうち前記選択部によって選択された参照信号線を、バッファを介して前記比較回路に接続し、前記複数の参照信号線のうち前記選択部によって選択されない参照信号線を、前記バッファとは別のバッファを介して負荷容量素子に接続する接続部と、を含むことを特徴とする。
【発明の効果】
【０００６】
本発明によれば、Ａ／Ｄ変換の精度のさらなる向上に有利な技術を提供することができる。
【図面の簡単な説明】
【０００７】
本実施形態の光電変換装置の構成例を示す図。
図１の光電変換装置の画素の構成例を示す図。
図１の光電変換装置のＡ／Ｄ変換回路の構成例を示す図。
図１の光電変換装置の動作例を示すタイミング図。
図１の光電変換装置のＡ／Ｄ変換回路の構成例を示す図。
図１の光電変換装置のＡ／Ｄ変換回路の構成例を示す図。
図１の光電変換装置が組み込まれた機器の構成例を示す図。
【発明を実施するための形態】
【０００８】
以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
【０００９】
図１～図６を参照して、本開示の実施形態による光電変換装置について説明する。図１は、本実施形態の光電変換装置１００の構成例を示す図である。光電変換装置１００は、画素アレイ１０１、垂直読出回路１０２、アナログ／デジタル（Ａ／Ｄ）変換回路１０４、列メモリ１０６、水平走査回路１０７、信号処理回路１１５、信号出力回路１１２、垂直走査回路１１０、タイミングジェネレータ１１１を含む。また、光電変換装置１００は、基準バイアス回路１０３、基準バイアス回路１０５、ランプ信号生成回路１０８、ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ（ＰＬＬ）回路１１３、カウンタ１０９を含む。
【００１０】
画素アレイ１０１には、複数の画素１２１が、例えば、複数の行および複数の列を構成するように２次元アレイ状に配される。垂直読出回路１０２は、画素アレイ１０１から画素信号を読み出すために配される。基準バイアス回路１０３は、垂直読出回路１０２用の基準バイアスを生成し、さらに、垂直読出回路１０２を制御するパルス信号を生成しうる。Ａ／Ｄ変換回路１０４は、画素アレイ１０１から出力されるアナログ信号の画素信号をデジタル信号に変換する。図１では、Ａ／Ｄ変換回路１０４は１つのブロックとして示されているが、光電変換装置１００には、画素アレイ１０１の例えば画素列に対応するように配された複数の垂直出力線１１４のそれぞれに対応するように、複数のＡ／Ｄ変換回路１０４が配される。Ａ／Ｄ変換回路１０４の詳細については後述する。基準バイアス回路１０５は、Ａ／Ｄ変換回路１０４用の基準バイアスを生成し、さらに、Ａ／Ｄ変換回路１０４を制御するパルス信号を生成しうる。ランプ信号生成回路１０８は、Ａ／Ｄ変換回路１０４において画素信号との比較に用いる参照信号（ランプ信号）を生成する。ランプ信号生成回路１０８は、複数の参照信号線を介して、互いに時間的な変化の傾きが異なる複数の種類の参照信号を供給する。列メモリ１０６は、Ａ／Ｄ変換回路１０４の変換結果に応じてカウンタ１０９の値を保持する。ＰＬＬ回路１１３は、カウンタ１０９で用いる基準クロックを生成する。水平走査回路１０７は、列メモリ１０６に保持されたデジタル値を信号処理回路１１５に転送する。信号出力回路１１２は、信号処理回路１１５において処理された信号を光電変換装置１００から外部に出力するための回路である。垂直走査回路１１０は、画素アレイ１０１を垂直方向に走査する。垂直走査回路１１０が画素アレイを走査することによって、画素１２１から画素信号が出力される。タイミングジェネレータ１１１は、基準バイアス回路１０３、１０５、ランプ信号生成回路１０８、カウンタ１０９、垂直走査回路１１０、ＰＬＬ回路１１３に制御信号を供給し、光電変換装置１００に配された上述の各構成の動作を制御する。ここで、垂直読出回路１０２は、画素１２１から画素信号を読み出すための電流源負荷、または、電流源負荷と信号増幅のためのカラムアンプなどを含み構成されている。本実施形態において、垂直読出回路１０２は、電流源負荷であるとして説明をする。
（【００１１】以降は省略されています）

関連特許