特許ウォッチ

公開番号2025150252
公報種別公開特許公報(A)
公開日2025-10-09
出願番号2024051046
出願日2024-03-27
発明の名称半導体光素子、および半導体光素子の製造方法
出願人住友電気工業株式会社
代理人個人
主分類H01S 5/02 20060101AFI20251002BHJP(基本的電気素子)
要約【課題】接合界面からの半導体素子のエッチングを防ぐことが可能な半導体光素子および半導体光素子の製造方法を提供する。
【解決手段】シリコン層を有する基板と、III-V族化合物半導体で形成され、前記基板の前記シリコン層に接合された半導体素子と、を具備し、前記シリコン層に溝が設けられ、前記溝は、前記接合された半導体素子と重なる位置から前記接合された半導体素子の外まで延伸し、前記溝のうち前記接合された半導体素子と重なる部分と、前記接合された半導体素子の外の部分とを連通する連通口を有し、1つの前記溝が有する前記連通口の個数は1個である半導体光素子。
【選択図】図1B

特許請求の範囲【請求項１】
シリコン層を有する基板と、
ＩＩＩ－Ｖ族化合物半導体で形成され、前記基板の前記シリコン層に接合された半導体素子と、を具備し、
前記シリコン層に溝が設けられ、
前記溝は、前記接合された半導体素子と重なる位置から前記接合された半導体素子の外まで延伸し、前記溝のうち前記接合された半導体素子と重なる部分と、前記接合された半導体素子の外の部分とを連通する連通口を有し、
１つの前記溝が有する前記連通口の個数は１個である半導体光素子。
続きを表示（約 1,000 文字）【請求項２】
前記シリコン層は複数の前記溝を有し、
前記複数の溝のそれぞれは１つの前記連通口を有する請求項１に記載の半導体光素子。
【請求項３】
前記シリコン層は導波路を有し、
前記シリコン層のうち、前記導波路を基準に片側を第１部分とし、前記第１部分とは反対の部分を第２部分とし、
前記第１部分および前記第２部分のそれぞれに、少なくとも１つの前記溝が設けられている請求項１または請求項２に記載の半導体光素子。
【請求項４】
前記基板と前記半導体素子との接合界面のいずれの位置からも、５０μｍ以内の範囲に前記溝が存在する請求項１または請求項２に記載の半導体光素子。
【請求項５】
前記溝の平面形状はＵ字型、はしご型または格子形状である請求項１または請求項２に記載の半導体光素子。
【請求項６】
前記半導体素子が前記シリコン層に接触している請求項１または請求項２に記載の半導体光素子。
【請求項７】
親水化接合によって、ＩＩＩ－Ｖ族化合物半導体で形成された半導体素子を、基板のシリコン層に接合する工程と、
前記接合された半導体素子にウェットエッチングを行う工程と、を有し、
前記シリコン層は溝を有し、
前記溝は、前記接合された半導体素子と重なる位置から前記接合された半導体素子の外まで延伸し、前記溝のうち前記接合された半導体素子と重なる部分と、前記接合された半導体素子の外の部分とを連通する連通口を有し、
１つの前記溝が有する前記連通口の個数は１個である半導体光素子の製造方法。
【請求項８】
前記ウェットエッチングを行う工程の前に、マスクを形成する工程を有し、
前記溝のうち前記接合された半導体素子の外の部分に前記マスクが埋め込まれ、
前記連通口は前記マスクでふさがれ、
前記ウェットエッチングを行う工程において、前記半導体素子のうち前記マスクから露出する部分をウェットエッチングする請求項７に記載の半導体光素子の製造方法。
【請求項９】
前記接合する工程の後、前記基板と前記半導体素子との接合界面のいずれの位置からも、５０μｍ以内の範囲に前記溝が存在する請求項７または請求項８に記載の半導体光素子の製造方法。
【請求項１０】
前記接合する工程は、室温よりも高い温度および大気圧よりも低い気圧において行われる請求項７または請求項８に記載の半導体光素子の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は半導体光素子、および半導体光素子の製造方法に関するものである。
続きを表示（約 4,300 文字）【背景技術】
【０００２】
化合物半導体で形成され光学利得を有する半導体素子を、導波路を形成したＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）基板（シリコンフォトニクス）などの基板に接合することで、ハイブリッド型の半導体光素子を形成することができる。接合の工程で親水化接合を行うと、水が発生する。接合界面で水分が気化すると、気泡が発生し、接合が不良となってしまう。基板に水を逃がすための溝を設ける技術が開発されている（例えば非特許文献１および非特許文献２）。
【先行技術文献】
【非特許文献】
【０００３】
ＹｉｄｉｎｇＬｉｎｅｔａｌ．“ＧｅｏｍｅｔｒｙａｎｄＴｈｅｒｍａｌＳｔｒｅｓｓＡｎａｌｙｓｉｓｏｆＩｎ－ｐｌａｎｅＯｕｔｇａｓｓｉｎｇＣｈａｎｎｅｌｓｉｎＡｌ２Ｏ３－ＩｎｔｅｒｍｅｄｉａｔｅｄＩｎＰ（Ｄｉｅ）－ｔｏ－Ｓｉ（Ｗａｆｅｒ）Ｂｏｎｄｉｎｇ” ＥＣＳＪｏｕｒｎａｌｏｆＳｏｌｉｄＳｔａｔｅＳｃｉｅｎｃｅａｎｄＴｅｃｈｎｏｌｏｇｙ，５（２）Ｐ１１７－Ｐ１２３（２０１６）
ＪｉａｊｉｅＬｉｎｅｔａｌ．“Ｗａｆｅｒ－ｓｃａｌｅｈｅｔｅｒｏｇｅｎｅｏｕｓｉｎｔｅｇｒａｔｉｏｎＩｎＰｏｎｔｒｅｎｃｈｅｄＳｉｗｉｔｈａｂｕｂｂｌｅ－ｆｒｅｅｉｎｔｅｒｆａｃｅ” ＡＰＬＭａｔｅｒｉａｌｓ８，０５１１１０（２０２０）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
接合された半導体素子をウェットエッチングなどで加工する。脱水のための溝からエッチャントが侵入し、接合界面から半導体素子がエッチングされる恐れがある。半導体素子の剥離、性能の低下などが発生することがある。そこで、接合界面からの半導体素子のエッチングを防ぐことが可能な半導体光素子および半導体光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本開示に係る半導体光素子は、シリコン層を有する基板と、ＩＩＩ－Ｖ族化合物半導体で形成され、前記基板の前記シリコン層に接合された半導体素子と、を具備し、前記シリコン層に溝が設けられ、前記溝は、前記接合された半導体素子と重なる位置から前記接合された半導体素子の外まで延伸し、前記溝のうち前記接合された半導体素子と重なる部分と、前記接合された半導体素子の外の部分とを連通する連通口を有し、１つの前記溝が有する前記連通口の個数は１個である。
【発明の効果】
【０００６】
本開示によれば、接合界面からの半導体素子のエッチングを防ぐことが可能な半導体光素子および半導体光素子の製造方法を提供することが可能である。
【図面の簡単な説明】
【０００７】
図１Ａは第１実施形態に係る半導体光素子を例示する平面図である。
図１Ｂは基板を例示する平面図である。
図２Ａは半導体光素子を例示する断面図である。
図２Ｂは基板を例示する断面図である。
図２Ｃは基板を例示する断面図である。
図２Ｄは基板を例示する断面図である。
図３Ａは半導体光素子の製造方法を例示する模式図である。
図３Ｂは半導体光素子の製造方法を例示する模式図である。
図４Ａは半導体光素子の製造方法を例示する平面図である。
図４Ｂは半導体光素子の製造方法を例示する断面図である。
図４Ｃは半導体光素子の製造方法を例示する断面図である。
図４Ｄは半導体光素子の製造方法を例示する断面図である。
図５Ａは半導体光素子の製造方法を例示する平面図である。
図５Ｂは半導体光素子の製造方法を例示する断面図である。
図５Ｃは半導体光素子の製造方法を例示する断面図である。
図５Ｄは半導体光素子の製造方法を例示する断面図である。
図６Ａは半導体光素子の製造方法を例示する平面図である。
図６Ｂは半導体光素子の製造方法を例示する断面図である。
図６Ｃは半導体光素子の製造方法を例示する断面図である。
図６Ｄは半導体光素子の製造方法を例示する断面図である。
図７Ａは半導体光素子の製造方法を例示する平面図である。
図７Ｂは半導体光素子の製造方法を例示する断面図である。
図７Ｃは半導体光素子の製造方法を例示する断面図である。
図７Ｄは半導体光素子の製造方法を例示する断面図である。
図８Ａは比較例１に係る半導体光素子の製造方法を例示する平面図である。
図８Ｂは図８Ａの線Ｄ－Ｄに沿った断面を例示する断面図である。
図９Ａは第２実施形態に係る半導体光素子の製造方法を例示する平面図である。
図９Ｂは基板を例示する平面図である。
図１０Ａは第３実施形態に係る半導体光素子の製造方法を例示する平面図である。
図１０Ｂは基板を例示する平面図である。
図１１は比較例２に係る半導体光素子の製造方法を例示する平面図である。
図１２Ａは第４実施形態に係る半導体光素子の製造方法を例示する平面図である。
図１２Ｂは基板を例示する平面図である。
図１３は第５実施形態に係る半導体光素子の製造方法を例示する平面図である。
【発明を実施するための形態】
【０００８】
[本開示の実施形態の説明]
最初に本開示の実施形態の内容を列記して説明する。
【０００９】
本開示の一形態は、（１）シリコン層を有する基板と、ＩＩＩ－Ｖ族化合物半導体で形成され、前記基板の前記シリコン層に接合された半導体素子と、を具備し、前記シリコン層に溝が設けられ、前記溝は、前記接合された半導体素子と重なる位置から前記接合された半導体素子の外まで延伸し、前記溝のうち前記接合された半導体素子と重なる部分と、前記接合された半導体素子の外の部分とを連通する連通口を有し、１つの前記溝が有する前記連通口の個数は１個である半導体光素子である。連通口の個数が１個であるため、溝にエッチャントが侵入しにくい。接合界面からの半導体素子のエッチングを防ぐことが可能である。
（２）上記（１）において、前記シリコン層は複数の前記溝を有し、前記複数の溝のそれぞれは１つの前記連通口を有してもよい。複数の溝を通じて、接合界面から水分を排出することができる。複数の溝が有する連通口の個数は１個であるため、エッチャントが入りにくい。接合界面からの半導体素子のエッチングを防ぐことができる。
（３）上記（１）または（２）において、前記シリコン層は導波路を有し、前記シリコン層のうち、前記導波路を基準に片側を第１部分とし、前記第１部分とは反対の部分を第２部分とし、前記第１部分および前記第２部分のそれぞれに、少なくとも１つの前記溝が設けられてもよい。第１部分および第２部分の両方において、水分を排出し、かつエッチャントの侵入を防ぐことができる。
（４）上記（１）から（３）のいずれかにおいて、前記基板と前記半導体素子との接合界面のいずれの位置からも、５０μｍ以内の範囲に前記溝が存在してもよい。溝までの距離が近いため、水分が溝まで到達し、排出されやすい。
（５）上記（１）から（４）のいずれかにおいて、前記溝の平面形状はＵ字型、はしご型または格子形状でもよい。接合界面の広い範囲に溝が配置されるため、水分が溝から排出されやすい。
（６）上記（１）から（５）のいずれかにおいて、前記半導体素子が前記シリコン層に接触してもよい。半導体光素子の性能が向上する。接合界面で発生する水分を溝から排出することで、接合界面で気泡が発生しにくくなる。
（７）親水化接合によって、ＩＩＩ－Ｖ族化合物半導体で形成された半導体素子を、基板のシリコン層に接合する工程と、前記接合された半導体素子にウェットエッチングを行う工程と、を有し、前記シリコン層は溝を有し、前記溝は、前記接合された半導体素子と重なる位置から前記接合された半導体素子の外まで延伸し、前記溝のうち前記接合された半導体素子と重なる部分と、前記接合された半導体素子の外の部分とを連通する連通口を有し、１つの前記溝が有する前記連通口の個数は１個である半導体光素子の製造方法である。連通口の個数が１個であるため、溝にエッチャントが侵入しにくい。接合界面からの半導体素子のエッチングを防ぐことが可能である。親水化接合によって発生する水分を、溝から排出することができる。
（８）上記（７）において、前記ウェットエッチングを行う工程の前に、マスクを形成する工程を有し、前記溝のうち前記接合された半導体素子の外の部分に前記マスクが埋め込まれ、前記連通口は前記マスクでふさがれ、前記ウェットエッチングを行う工程において、前記半導体素子のうち前記マスクから露出する部分をウェットエッチングしてもよい。マスクに穴などが発生する恐れがある。１つの溝が有する連通口の個数が１つであるため、連通口からエッチャントが侵入しにくい。接合界面側からの半導体素子のエッチングを防ぐことができる。
（９）上記（７）または（８）において、前記接合する工程の後、前記基板と前記半導体素子との接合界面のいずれの位置からも、５０μｍ以内の範囲に前記溝が存在してもよい。溝までの距離が近いため、水分が溝まで到達し、排出されやすい。
（１０）上記（７）から（９）のいずれかにおいて、前記接合する工程は、室温よりも高い温度および大気圧よりも低い気圧において行われてもよい。温度を高くすることで、水分が発生する。気圧を低くすることで、水分が接合界面の外へと吸引され、排出されやすくなる。
【００１０】
［本開示の実施形態の詳細］
本開示の実施形態に係る半導体光素子および半導体光素子の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
（【００１１】以降は省略されています）

関連特許