特許ウォッチ

公開番号2025145943
公報種別公開特許公報(A)
公開日2025-10-03
出願番号2024046467
出願日2024-03-22
発明の名称半導体装置および半導体装置の製造方法
出願人株式会社豊田中央研究所,株式会社ミライズテクノロジーズ,トヨタ自動車株式会社,株式会社デンソー
代理人弁理士法人快友国際特許事務所
主分類H10D 30/66 20250101AFI20250926BHJP()
要約【課題】リカバリ損失の低減を実現可能な半導体装置を提供する。
【解決手段】ワイドギャップ半導体で構成された縦型の半導体装置は、n型の第1層を備える。半導体装置は、第1層の上面に接しているn型の第2層であって、n型不純物濃度が第1層よりも低い、第2層を備える。半導体装置は、第2層の上面に接しているp型のボディ層を備える。半導体装置は、ボディ層の上部に配置されているn型のソース領域を備える。半導体装置は、ボディ層と接触して配置されているゲート電極構造を備える。第1層内には、p型の第1特定領域が配置されている。第1特定領域は、第1層の上面に垂直な方向から見たときに、第1層の一部に配置されている。
【選択図】図1
特許請求の範囲【請求項１】
ワイドギャップ半導体で構成された縦型の半導体装置であって、
ｎ型の第１層と、
前記第１層の上面に接しているｎ型の第２層であって、ｎ型不純物濃度が前記第１層よりも低い、前記第２層と、
前記第２層の上面に接しているｐ型のボディ層と、
前記ボディ層の上部に配置されているｎ型のソース領域と、
前記ボディ層と接触して配置されているゲート電極構造と、
を備え、
前記第１層内には、ｐ型の第１特定領域が配置されており、
前記第１特定領域は、前記第１層の上面に垂直な方向から見たときに、前記第１層の一部に配置されている、
半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記第１特定領域は、前記第１層と前記第２層との界面近傍の領域を含んでいる、請求項１に記載の半導体装置。
【請求項３】
前記第１層の内部であって、前記第１特定領域の深さ方向下側に配置されている、ｐ型の第２特定領域をさらに備えており、
前記第１特定領域と前記第２特定領域とは、前記第１層によって隔離されている、請求項２に記載の半導体装置。
【請求項４】
前記第１層に垂直な方向から見たときに、前記第１特定領域の範囲内に、前記第２特定領域が含まれており、
前記界面に平行な方向の幅は、前記第２特定領域の方が、前記第１特定領域よりも小さい、請求項３に記載の半導体装置。
【請求項５】
前記第２層の内部であって、前記第１特定領域の深さ方向上側に配置されている、ｐ型の第３特定領域をさらに備えており、
前記第１特定領域と前記第３特定領域とは、前記第２層によって隔離されている、請求項４に記載の半導体装置。
【請求項６】
前記第１特定領域には、イオン注入により形成された欠陥が含まれており、
前記第１特定領域の欠陥密度は、前記第１層の欠陥密度よりも高い、請求項２に記載の半導体装置。
【請求項７】
前記第１特定領域の正孔トラップエネルギ準位は、価電子帯端より大きく、ミッドギャップエネルギよりも小さい、請求項２に記載の半導体装置。
【請求項８】
前記ソース領域は、前記ボディ層によって前記第２層から隔てられており、
前記ゲート電極構造は、前記ソース領域の上面から前記ソース領域および前記ボディ層を貫通して前記第２層に到達するように深部に向けて伸びているトレンチ型の電極であり、
前記ゲート電極構造は、前記第２層と前記ソース領域を隔てる位置の前記ボディ層にゲート絶縁膜を介して対向している、請求項１～７の何れか一項に記載の半導体装置。
【請求項９】
ワイドギャップ半導体で構成された縦型の半導体装置の製造方法であって、
ｎ型の第１層の表面の一部にｐ型不純物をイオン注入することで、ｐ型の第１特定領域を形成するイオン注入工程と、
前記第１層の上面に、ｎ型不純物濃度が前記第１層よりも低いｎ型の第２層を、エピタキシャル成長法により形成する工程と、
前記第２層の上面に、ｐ型のボディ層をエピタキシャル成長法により形成する工程と、
前記ボディ層の上部に、ｎ型のソース領域を形成する工程と、
前記ボディ層と接触しているゲート電極構造を形成する工程と、
を備える、半導体装置の製造方法。
【請求項１０】
前記イオン注入工程では、第１特定領域が前記第１層と前記第２層との界面近傍の領域を含むようにイオン注入が行われ、
前記イオン注入工程では、前記第１層の内部であって、前記第１特定領域の深さ方向下側に配置されている、ｐ型の第２特定領域がさらに形成され、
前記第１特定領域と前記第２特定領域とは、前記第１層によって隔離されている、請求項９に記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本明細書で開示する技術は、半導体装置および半導体装置の製造方法に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
ワイドギャップ半導体で構成された縦型の半導体装置の開発が進められている。その一例が、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－１４０２４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
縦型の半導体装置において、ドレイン－ソース間にはダイオードが存在する。大電流動作からターンオフするダイオードのリカバリ動作時に、大きなリカバリ電流が流れると、リカバリ損失が発生したり、ターンオフの応答性が低下したりしてしまう。
【課題を解決するための手段】
【０００５】
本明細書に開示する半導体装置の一実施形態は、ワイドギャップ半導体で構成された縦型の半導体装置である。半導体装置は、ｎ型の第１層を備える。半導体装置は、第１層の上面に接しているｎ型の第２層であって、ｎ型不純物濃度が第１層よりも低い、第２層を備える。半導体装置は、第２層の上面に接しているｐ型のボディ層を備える。半導体装置は、ボディ層の上部に配置されているｎ型のソース領域を備える。半導体装置は、ボディ層と接触して配置されているゲート電極構造を備える。第１層内には、ｐ型の第１特定領域が配置されている。第１特定領域は、第１層の上面に垂直な方向から見たときに、第１層の一部に配置されている。
【０００６】
上記構成では、第１層内に、ｐ型の第１特定領域が配置されている。これにより、縦型の半導体装置の内部に存在するダイオードが順方向動作する時に、少数キャリアである正孔を、第１特定領域で消滅させることができる。よって、半導体装置内部の正孔密度を低下させることができるため、逆回復動作に移行したときのリカバリ損失を低減することや、ターンオフの応答性を高めることが可能となる。
【０００７】
本明細書に開示する半導体装置の製造方法の一実施形態は、ワイドギャップ半導体で構成された縦型の半導体装置の製造方法である。製造方法は、ｎ型の第１層の表面の一部にｐ型不純物をイオン注入することで、ｐ型の第１特定領域を形成するイオン注入工程を備える。製造方法は、第１層の上面に、ｎ型不純物濃度が第１層よりも低いｎ型の第２層を、エピタキシャル成長法により形成する工程を備える。製造方法は、第２層の上面に、ｐ型のボディ層をエピタキシャル成長法により形成する工程を備える。製造方法は、ボディ層の上部に、ｎ型のソース領域を形成する工程を備える。製造方法は、ボディ層と接触しているゲート電極構造を形成する工程を備える。
【図面の簡単な説明】
【０００８】
半導体装置１の断面図である。
正孔密度分布のシミュレーション結果を示す図である。
実施例２に係る半導体装置２０１の要部断面図である。
実施例３に係る半導体装置３０１の要部断面図である。
【発明を実施するための形態】
【実施例】
【０００９】
（半導体装置１の構造）
図１に、半導体装置１の側面における断面図を示す。図１には、半導体装置１の一部の断面のみが示されている。半導体装置１には、図１に示される単位構造が繰り返し形成されている。半導体装置１は、ＭＯＳＦＥＴと称されるパワー半導体素子である。半導体装置１は、トレンチゲート型である。
【００１０】
図１において、参照番号２はワイドギャップ半導体で構成された半導体層を示している。ワイドギャップ半導体には、ＳｉＣ、ＧａＮ、Ｇａ
２
Ｏ
３
、ダイヤモンド、などの各種材料を使用可能である。本実施例では、半導体層２の材料をＳｉＣとした。半導体層２の表面２ｓに平行かつ紙面の左右へ向かう方向がｘ方向であり、紙面に垂直な方向がｙ方向である。また表面２ｓに垂直な方向がｚ方向である。半導体層２の表面２ｓにソース電極３０が形成されており、裏面にドレイン電極３１が形成されている。
（【００１１】以降は省略されています）

関連特許