特許ウォッチ

公開番号2025137767
公報種別公開特許公報(A)
公開日2025-09-19
出願番号2025124225,2024536659
出願日2025-07-24,2022-07-27
発明の名称アクセラレータ状態制御装置、アクセラレータ状態制御方法およびプログラム
出願人NTT株式会社
代理人弁理士法人磯野国際特許商標事務所
主分類G06F 9/50 20060101AFI20250911BHJP(計算;計数)
要約【課題】変動する入力データ量に応じ、応答性を担保しつつ、各種アクセラレータの電力効率の高さを実現する。
【解決手段】アクセラレータ状態制御装置100は、アクセラレータ12にオフロードする処理量を予測し、予測結果をトラヒック量およびその変動幅として出力する入力量取得・予測部110と、アクセラレータ種別および機種の情報と、処理性能に応じた設定情報とを一覧情報として保持し、問い合わせに応じて一覧情報から取り出して応答する処理能力設定記録部150と、トラヒック量および変動幅と一覧情報に基づいて、アクセラレータの処理能力と変動時間の設定情報を判断するACC処理能力・消費電力設定判断部120と、ACC処理能力・消費電力設定判断部120が判断したアクセラレータ12への設定情報をもとに、アクセラレータ12に、設定情報を反映するACC処理能力・消費電力設定投入部130と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
アプリケーションの特定処理をアクセラレータにオフロードして演算処理する際に、アクセラレータの状態を制御するアクセラレータ状態制御装置であって、
前記アクセラレータにオフロードする処理量を予測し、予測結果をトラヒック量およびその変動幅として出力する予測部と、
アクセラレータ種別および機種の情報と、処理性能に応じた設定情報とを一覧情報として保持し、問い合わせに応じて前記一覧情報から取り出して応答する処理能力設定記録部と、
前記予測部から出力されたトラヒック量およびその変動幅と、前記処理能力設定記録部から読み出した前記一覧情報に基づいて、前記アクセラレータの処理能力と変動時間の設定情報を判断する判断部と、
前記判断部が判断した前記アクセラレータへの設定情報をもとに、前記アクセラレータに、当該設定情報を反映する設定投入部と、を備える
ことを特徴とするアクセラレータ状態制御装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、アクセラレータ状態制御装置、アクセラレータ状態制御システム、アクセラレータ状態制御方法およびプログラムに関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
プロセッサの種別に応じて、得意（処理能力が高い）とするワークロードが異なる。汎用性の高いＣＰＵ（Central Processing Unit）に対し、ＣＰＵが苦手（処理能力が低い）とする並列度の高いワークロードを、高速かつ高効率に演算可能なＦＰＧＡ（Field Programmable Gate Array）／（以下の説明において、「／」は「または」を表記する）ＧＰＵ（Graphics Processing Unit）／ＡＳＩＣ（Application Specific Integrated Circuit）等のアクセラレータ（以下、適宜ＡＣＣという）がある。これらの異種プロセッサを組み合わせ、ＣＰＵの苦手とするワークロードをＡＣＣへオフロードして演算することで、総合的な演算時間や演算効率を向上させるオフロード技術の活用が進んでいる。
【０００３】
ｖＲＡＮ（virtual Radio Access Network）等ではＣＰＵのみでは性能が足りず要件を満たせない場合に、ＦＰＧＡやＧＰＵなどの高速演算可能なアクセラレータに一部の処理をオフロードすることが行われている。
ＡＣＣオフロードが行われる具体的ワークロードとしては、ｖＲＡＮにおける符号化／復号化処理（ＦＥＣ：Forward Error Correction処理）、音声や映像のメディア処理、暗号化／復号化処理等が代表例として挙げられる。
【０００４】
計算機システムにおいて、計算機（以下、アクセラレータ搭載サーバ）上に、汎用処理に対応したハードウェア（ＣＰＵ）と特定の演算に特化したハードウェア（アクセラレータ）を搭載し、ソフトウェアの動作する汎用プロセッサからアクセラレータに対し一部の演算処理をオフロードする構成をとることがある。
【０００５】
また、クラウドコンピューティングの進展に伴い、ユーザサイトに配備されたクライアントマシンから、ネットワーク（ＮＷ）を介して遠隔サイト（ユーザ近傍に位置するデータセンタなど）のサーバに対し、一部の演算量の大きな処理をオフロードすることで、クライアントマシンを単純な構成とすることが広まりつつある。
【０００６】
図１７は、計算機システムを説明する図である。
図１７に示すように、サーバ５０は、ハードウェア１０上にＣＰＵ１１と、アクセラレータ演算回路・プログラム１２ａを有するアクセラレータ１２と、入出力部１３と、冷却機構（Fan等）１４と、を搭載し、サーバ５０上のＣＰＵ１１上で動作するソフトウェア２０のアプリケーション（以下、適宜ＡＰＬという）１を備える。なお、冷却機構（Fan等）１４は、図１７のハードウェア１０に搭載する例を示したが、ハードウェア１０とは別のハードウェアに搭載されていてもよい。
【０００７】
サーバ５０は、外部からの入力データを受け付け、サーバ内部で演算処理を行った後に、外部に出力する。
【０００８】
アプリケーション１は、標準として規定された関数群（ＡＰＩ）を呼び出し、アクセラレータ１２への一部処理のオフロードを行う。
【０００９】
アクセラレータ１２は、ＦＰＧＡ／ＧＰＵ等の計算アクセラレータデバイスである。アクセラレータ１２は、アクセラレータ演算回路・プログラム１２ａを有し、アクセラレータ演算回路・プログラム１２ａを用いて演算を行う。
なお、アクセラレータ１２は、冷却用Fan故障などにより、一定の確率で故障が発生する。
入出力部１３は、入力データを受け付け、出力する。
【００１０】
図１８は、サーバ５０の入出力部１３への入力データのトラヒック量の変動を説明する図である。
図１８に示すように、入力データのトラヒック量は、時系列で変動する。例えば、ＲＡＮ（Radio Access Network）における都市部トラヒックは、昼は多く、夜は少ない。
（【００１１】以降は省略されています）

関連特許