特許ウォッチ

公開番号2025096515
公報種別公開特許公報(A)
公開日2025-06-26
出願番号2025065198,2021040697
出願日2025-04-10,2021-03-12
発明の名称素子基板、液体吐出ヘッド及び記録装置
出願人キヤノン株式会社
代理人弁理士法人大塚国際特許事務所
主分類B41J 2/14 20060101AFI20250619BHJP(印刷;線画機;タイプライター;スタンプ)
要約【課題】従来の素子基板では、記録素子を選択するモード、もしくはアンチヒューズ素子を選択するモードのいずれかに確定するために、少なくとも1ビット以上の信号データが必要となる。このため、記録素子、アンチヒューズ素子を選択する度に信号データ量が増えてしまい、特に記録素子を使用する印刷の場合には、信号データ量が増えてしまうと記録素子を選択する時間が増えてしまう。
【解決手段】制御データ供給回路は、シリアルデータ信号を保持する複数段のシフトレジスタと、記録素子或いはメモリ素子のいずれを選択するかの選択信号を出力するデコーダ回路と、デコーダ回路と接続されているマスク回路と、を有し、マスク回路は、該マスク回路に入力されるメモリ素子切替用のビットデータ信号に基づいて、ハイレベルまたはローレベルの信号をデコーダ回路に出力する素子基板。
【選択図】図7
特許請求の範囲【請求項１】
複数の記録素子と、
前記記録素子を駆動するための記録素子用駆動素子と、
前記記録素子用駆動素子により駆動する前記記録素子を選択するための記録素子選択用の論理積回路と、
複数のメモリ素子と、
前記メモリ素子を駆動するためのメモリ素子用駆動素子と、
前記メモリ素子用駆動素子により駆動する前記メモリ素子を選択するためのメモリ素子選択用の論理積回路と、
制御データ供給回路と、
を有する素子基板において、
前記制御データ供給回路は、
シリアルデータ信号を保持する複数段のシフトレジスタと、
前記記録素子或いは前記メモリ素子のいずれを選択するかの選択信号を出力するデコーダ回路と、
前記デコーダ回路と接続されているマスク回路と、を有し、
前記マスク回路は、
該マスク回路に入力されるメモリ素子切替用のビットデータ信号に基づいて、ハイレベルまたはローレベルの信号を前記デコーダ回路に出力することを特徴とする素子基板。
続きを表示（約 1,100 文字）【請求項２】
前記シフトレジスタに保持されたシリアルデータをラッチするラッチ回路をさらに有することを特徴とする請求項１に記載の素子基板。
【請求項３】
前記記録素子或いは前記メモリ素子のグループは、前記ラッチ回路の出力の一部で選択され、前記記録素子或いは前記メモリ素子のブロックを選択する選択信号は、前記ラッチ回路の残りの出力の一部を前記デコーダ回路でデコードした各１ビットの信号であることを特徴とする請求項２に記載の素子基板。
【請求項４】
前記ビットデータ信号は、データ入力端子を介して入力される１ビットのデータ信号であることを特徴とする請求項１又は２記載の素子基板。
【請求項５】
前記シリアルデータ信号を入力して前記シフトレジスタに入力するシフトクロック信号を入力するクロック入力端子を、更に含むことを特徴とする請求項１乃至４のいずれか１項に記載の素子基板。
【請求項６】
前記シリアルデータを前記ラッチ回路にラッチさせるラッチ信号を入力するラッチ信号の入力端子を、更に有することを特徴とする請求項２に記載の素子基板。
【請求項７】
前記マスク回路が、前記シフトレジスタの最先のビットデータをマスクすると、前記デコーダ回路は、前記記録素子のブロックを選択する選択信号を出力することを特徴とする請求項１に記載の素子基板。
【請求項８】
前記デコーダ回路は、複数ビットのデータ信号を入力し、当該複数ビットのデータ信号をデコードした、各１ビットの選択信号を出力するマルチプレクサを含むことを特徴とする請求項１乃至７のいずれか１項に記載の素子基板。
【請求項９】
前記記録素子は、通電により熱を発生する電気－熱変換素子と、当該電気－熱変換素子を通電駆動する第１トランジスタと、前記記録素子のブロック選択信号及び前記記録素子のグループ選択信号及び前記記録素子の制御信号を入力して前記第１トランジスタの駆動を制御する論理回路とを有することを特徴とする請求項１乃至８のいずれか１項に記載の素子基板。
【請求項１０】
前記メモリ素子は、通電により情報の書き込み、或いは読み出しを行うアンチヒューズ素子と、当該アンチヒューズ素子に通電する第２トランジスタと、前記メモリ素子のブロック選択信号及び前記メモリ素子のグループ選択信号及び前記メモリ素子の制御信号を入力して前記第２トランジスタの駆動を制御する論理回路とを有することを特徴とする請求項１乃至９のいずれか１項に記載の素子基板。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、記録素子及びメモリ素子を有する素子基板、及び当該素子基板を有する液体吐出ヘッド、及びこの液体吐出ヘッドを用いて記録を行う記録装置に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
近年、製品が完成した後、チップＩＤや設定パラメータ、更には、製品使用時の経時変化の状態等の様々な製品固有の情報等を記録するためのＯＴＰ（ＯｎｅＴｉｍｅＰｒｏｇｒａｍｍａｂｌｅ）メモリを半導体基板に装着している。ＯＴＰメモリには、Ｐｏｌｙヒューズ素子とアンチヒューズ素子ＡＦを用いた２種類がある。アンチヒューズ素子を用いたメモリは、従来のＰｏｌｙヒューズメモリと比較してメモリモジュールを小さくすることができ、半導体基板の省スペース化に対し有利である。
【０００３】
また特許文献１に記載されている半導体基板を有する液体吐出ヘッドでは、さらなる半導体基板の省スペース化のため、シフトレジスタ回路とラッチ回路を含んだ一つの選択回路を有している。そして、その選択回路は、記録素子の選択用とアンチヒューズ素子の選択用の両方に使用できることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
特開２０１８－１３４８０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の例では、記録素子を選択するモード、もしくはアンチヒューズ素子を選択するモードのいずれかに確定する必要がある。そして、その確定のために少なくとも１ビット以上の信号データが必要となる。このため、記録素子、アンチヒューズ素子を選択する度に信号データ量が増えてしまうという課題があった。
【０００６】
特に記録素子を使用する印刷の場合には、信号データ量が増えてしまうと記録素子を選択する時間が増えることになり、その結果、印刷スピードの低下が生じるという課題があった。
【０００７】
本発明の目的は、上記従来技術の課題の少なくとも一つを解決することにある。
【０００８】
本発明の目的は、記録動作時に、記録素子を選択するために素子基板に供給するデータ量の増大を抑える技術を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために本発明の一態様に係る素子基板は以下のような構成を備える。即ち、
複数の記録素子と、
前記記録素子を駆動するための記録素子用駆動素子と、
前記記録素子用駆動素子により駆動する前記記録素子を選択するための記録素子選択用の論理積回路と、
複数のメモリ素子と、
前記メモリ素子を駆動するためのメモリ素子用駆動素子と、
前記メモリ素子用駆動素子により駆動する前記メモリ素子を選択するためのメモリ素子選択用の論理積回路と、
制御データ供給回路と、
を有する素子基板において、
前記制御データ供給回路は、
シリアルデータ信号を保持する複数段のシフトレジスタと、
前記記録素子或いは前記メモリ素子のいずれを選択するかの選択信号を出力するデコーダ回路と、
前記デコーダ回路と接続されているマスク回路と、を有し、
前記マスク回路は、
該マスク回路に入力されるメモリ素子切替用のビットデータ信号に基づいて、ハイレベルまたはローレベルの信号を前記デコーダ回路に出力することを特徴とする素子基板。
【発明の効果】
【００１０】
本発明によれば、記録動作時に、記録素子を選択するために素子基板に供給するデータ量の増大を抑えることが可能となる。
（【００１１】以降は省略されています）

関連特許