特許ウォッチ

公開番号2025092155
公報種別公開特許公報(A)
公開日2025-06-19
出願番号2023207857
出願日2023-12-08
発明の名称多層基板、多層基板の製造方法及び電子機器
出願人FICT株式会社
代理人弁理士法人綿貫国際特許・商標事務所
主分類H05K 3/46 20060101AFI20250612BHJP(他に分類されない電気技術)
要約【課題】製造工程の短縮及び導電性ペーストの抵抗値を低下させる多層基板、多層基板の製造方法及び電子機器を提供する。
【解決手段】多層基板100は、第1絶縁層14の両面に形成しためっき又は導電性ペーストを含む第1ビア18で層間接続された金属層と、各金属層の隙間に積層された第2絶縁層24、28と、上面側の第2絶縁層24に積層された第3絶縁層32と、第3絶縁層の内部で金属層と他の金属層22とを接続し導電性ペーストを含む第2ビア44と、第3絶縁層32に積層された接着層38と、を具備する単位積層体50が接着層38を介して複数積層される。各金属層は、パターン状部20c、22c及びパターン状部と同一高さに形成されて第1ビア18に接続する段差部20b、22bと、段差部20b、22bの表面に形成されて第2ビア44に接続する凸状部20a、22aとを第1絶縁層14の上面から順に有する。
【選択図】図28
特許請求の範囲【請求項１】
第１絶縁層と、前記第１絶縁層の両面に形成されてめっき又は導電性ペーストを含む第１ビアによって層間接続された金属層と、各前記金属層の隙間に積層された第２絶縁層と、一方側の前記第２絶縁層に積層された第３絶縁層と、前記第３絶縁層の内部に形成されて前記金属層と他の金属層とを接続し導電性ペーストを含む第２ビアと、前記第３絶縁層に積層された接着層とを具備する単位積層体が前記接着層を介して複数積層されており、
前記第１絶縁層に形成された各前記金属層は、パターン状に形成されたパターン状部、及び前記パターン状部と同一高さに形成されて前記第１ビアに接続する段差部と、前記段差部の表面に形成されて前記第２ビアに接続する凸状部とを前記第１絶縁層の表面から順に有していること
を特徴とする多層基板。
続きを表示（約 1,100 文字）【請求項２】
前記金属層は、前記パターン状部の表面及び側面と、前記段差部の表面及び側面と、前記凸状部の側面とには密着改良被膜が形成されていること
を特徴とする請求項１記載の多層基板。
【請求項３】
前記凸状部は、前記第１絶縁層から離間するにしたがって小径となるように形成されていること
を特徴とする請求項２記載の多層基板。
【請求項４】
めっき又は導電性ペーストを含む第１ビアによって層間接続された金属層が両面に形成された第１絶縁層において、各前記金属層に対してエッチングにより前記第１絶縁層の表面側から凸状部と、前記凸状部に接続された段差部、及び前記段差部と同一高さのパターン状部とを順に形成する第１エッチング工程と、
次いで、各前記金属層の隙間に第２絶縁層を積層する第１積層工程と、
次いで、一方側の前記第２絶縁層に第３絶縁層を積層する第２積層工程と、
次いで、前記第３絶縁層に接着層を積層する第３積層工程と、
次いで、前記接着層及び前記第３絶縁層に対して、前記凸状部に接続する複数の貫通孔を穿孔し、各前記貫通孔に導電性ペーストを充填することにより第２ビアを形成するビア形成工程とを含み単位積層体を製造する第１工程と、
次いで、前記接着層を介して複数の前記単位積層体を積層する第２工程とを具備すること
を特徴とする多層基板の製造方法。
【請求項５】
前記第１工程は、前記第１エッチング工程の後工程として前記金属層に密着改良被膜を形成する化学密着工程と、
前記第１積層工程の後工程として、前記第３絶縁層を積層する側の前記第２絶縁層の表面及び前記凸状部の表面を研磨することにより前記凸状部の表面を露出させ、且つ前記凸状部の表面の前記密着改良被膜を除去する第１研磨工程と、
前記第２積層工程の後工程として、前記第３絶縁層を積層しない側の前記第２絶縁層の表面及び前記凸状部の表面を研磨することにより前記凸状部の表面を露出させ、且つ前記凸状部の表面の前記密着改良被膜を除去する第２研磨工程とをさらに含むこと
を特徴とする請求項４記載の多層基板の製造方法。
【請求項６】
前記第１積層工程において、前記金属層の表面を覆うように前記第２絶縁層を積層し、
前記第２積層工程において、前記第３絶縁層の表面に金属箔をさらに積層し、
前記第１工程は、前記第２積層工程の後工程として、エッチングにより前記金属箔を除去する第２エッチング工程をさらに含むこと
を特徴とする請求項５記載の多層基板の製造方法。
【請求項７】
請求項１乃至請求項３のいずれか一項に記載の多層基板に電子部品を実装した電子機器。

発明の詳細な説明【技術分野】
【０００１】
本発明は、多層基板、多層基板の製造方法及び電子機器に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
従来より、電子部品をコンパクトに電子機器に組み込むためにプリント配線板などの回路基板が一般に広く使用されている。プリント配線板は、積層板に張り合わせた銅箔を電子回路パターンに従ってエッチングしたものである。
【０００３】
一方、電子機器に対する小型化、高性能化、低価格化などの要求に伴い、回路基板の電子回路の微細化、多層化、及び電子部品の高密度実装化が急速に進み、多層基板の検討が活発化してきた。
【０００４】
そこで、特許文献１（特開２００４－１５８６７１号公報）のように、多層基板として、ベースとなるコア材の両面に、導体パターンを形成した絶縁材料を順番に積層するビルドアップ多層基板が提案されている。
【０００５】
また、特許文献２（特開２０１５－２６６８９号公報）には、金属層に接続された導電性ペーストを有する絶縁層を接着層によって複数積層する多層基板が提案されている。
【先行技術文献】
【特許文献】
【０００６】
特開２００４－１５８６７１号公報
特開２０１５－２６６８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１のようなビルドアップ型の多層基板は、製造工程に非常に長時間を必要とし、また、多層化されることにより一層当たりの歩留まりが層数の乗数として全体の歩留まりに反映されてしまい、製造コストも高くなるという課題が生じていた。
【０００８】
また、特許文献２に開示される多層基板は、上記したビルドアップ型の多層基板と比べて製造工程を短縮することができるメリットがあるが、導電性ペーストによって層間接続を行っているため、当該導電性ペーストにおける抵抗値が大きくなり、多層基板全体としての許容電流値が低下してしまうという課題が生じていた。
【課題を解決するための手段】
【０００９】
そこで、本発明は上記課題を解決すべくなされ、その目的とするところは、製造工程を短縮させ、及び導電性ペーストの抵抗値を低下させることにより許容電流値を向上させた多層基板、多層基板の製造方法及び電子機器を提供することにある。
【００１０】
すなわち、開示の多層基板は、第１絶縁層と、前記第１絶縁層の両面に形成されてめっき又は導電性ペーストを含む第１ビアによって層間接続された金属層と、各前記金属層の隙間に積層された第２絶縁層と、一方側の前記第２絶縁層に積層された第３絶縁層と、前記第３絶縁層の内部に形成されて前記金属層と他の金属層とを接続し導電性ペーストを含む第２ビアと、前記第３絶縁層に積層された接着層とを具備する単位積層体が前記接着層を介して複数積層されており、前記第１絶縁層の両面に形成された各前記金属層は、パターン状に形成されたパターン状部、及び前記パターン状部と同一高さに形成されて前記第１ビアに接続する段差部と、前記段差部の表面に形成されて前記第２ビアに接続する凸状部とを前記第１絶縁層の表面から順に有していることを要件とする。これにより、ビルドアップ型の多層基板と比べて製造工程を短縮させることができる。また、金属層が凸状部を有することにより、導電性ペーストの高さを低くすることができ、導電性ペーストの抵抗値を低下させることができる。すなわち、多層基板の許容電流値を向上させることができる。
（【００１１】以降は省略されています）

関連特許