特許ウォッチ

公開番号2025083838
公報種別公開特許公報(A)
公開日2025-06-02
出願番号2023197460
出願日2023-11-21
発明の名称回路基板、及び実装基板の製造方法
出願人TDK株式会社
代理人個人,個人,個人
主分類H05K 3/28 20060101AFI20250526BHJP(他に分類されない電気技術)
要約【課題】回路基板の接合材と電子部品との間の接続不良を抑制できる回路基板、及び実装基板の製造方法を提供する。
【解決手段】回路基板3において、一対の端子10、及び接合材4Aは、壁9内に配置される。ここで、Z軸方向から見たときに、壁9は、キャビティ11の内周面13aに、外周側へ窪む少なくとも一つの窪み部30を有する。この場合、壁9内に構成材20を配置し、保持部材を用いて電子部品を搭載し、加圧リフロー装置49を用いて電子部品2を壁9内部に押し込み加熱し回路基板3に接合することで電子部品2を回路基板3に対し実装するときに、余剰の構成材20が窪み部30を介して壁9の外部へ排出することができる。これにより、加圧リフロー装置49を用いた加圧工程にて電子部品2を壁9内に十分に押し込み、接合材4Aに接触させることができる。
【選択図】図3
特許請求の範囲【請求項１】
主面を有する基材と、
前記基材の前記主面上に設けられた第１の端子及び第２の端子と、
前記基材の前記主面上に設けられた絶縁材の壁と、を備える回路基板であって、
前記第１及び第２の端子は、前記壁に形成されたキャビティ内に配置され、かつ、
前記基材の前記主面と直交する第１の方向から見たときに、前記壁は、前記キャビティの内周面に、外周側へ窪む少なくとも一つの窪み部を有する、回路基板。
続きを表示（約 1,100 文字）【請求項２】
前記第１の端子上に配置された、金属元素を含む第１の接合材、及び前記第２の端子上に配置された、金属元素を含む第２の接合材と、を備える、請求項１に記載された回路基板。
【請求項３】
前記窪み部の容積をＶｎとし、
前記第１の方向から見て、前記キャビティの前記内周面に外接する最小面積となる矩形状の基準形状を設定し、当該基準形状の面積に前記壁の前記第１の方向の寸法をかけた容積をＶｃとし、
一つあたりの前記接合材の体積をＶｐとした場合、式（１）が成り立つ、請求項２に記載された回路基板。
ΣＶｎ≦Ｖｃ－２Ｖｐ …（１）
【請求項４】
前記第１の方向から見て、前記キャビティの前記内周面に外接する最小面積となる矩形状の基準形状を設定し、前記基準形状の第１の辺の長さをＬとし、第２の辺の長さをＷとし、
前記第１の辺の前記窪み部の開口幅の最大幅をＸ
Ｌ
とし、
前記第２の辺の前記窪み部の開口幅の最大幅をＸ
Ｗ
とした場合、式（２）及び式（３）が成り立つ、請求項１に記載された回路基板。
Ｘ
Ｌ
＜（１／２）×Ｌ …（２）
Ｘ
Ｗ
＜（１／２）×Ｗ …（３）
【請求項５】
前記キャビティの内側から見て、前記窪み部は、前記壁の壁枠部の前記第１の方向における先端部から前記基材側へ延び、
前記窪み部の幅は、底面側よりも前記先端部側の方が大きい、請求項１に記載の回路基板。
【請求項６】
前記窪み部を前記第１の方向から見たとき、前記窪み部の幅は、前記内周面における幅よりも、外周側の幅の方が大きい、請求項１に記載された回路基板。
【請求項７】
前記窪み部は、前記第１の方向から見たとき、内周側から外周側へ広がるように傾斜する、請求項６に記載された回路基板。
【請求項８】
前記壁の内周面、外周面及び前記窪み部の面の少なくともいずれかは、前記第１の方向における前記基材側の位置に基材側窪み部を有し、
前記基材側窪み部の位置には、前記基板を覆うキャビティ材が設けられる、請求項１に記載の回路基板。
【請求項９】
前記窪み部は、前記第１の方向から見たとき、内周側から外周側へ向かって段差を形成するように広がる、請求項６に記載された回路基板。
【請求項１０】
前記窪み部のエッジ部には、丸みが付けられている、請求項１に記載された回路基板。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、回路基板、及び実装基板の製造方法に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
近年、電子化が進み、それに伴い電子部品を基板に実装する技術の開発が進んでいる。例えば、照明や表示装置等に利用される発光ダイオード（以下、「ＬＥＤ」と呼ぶ。）に代表される半導体発光素子のベアチップを配線基板上に多数実装する技術が開発されている。例えば、特許文献１では、複数の半導体発光素子を容易に位置決めして配列することが出来るキャビティ内に、半導体発光素子を挿入し接合する発明が開示されている。また、特許文献２では、ペースト状の接合材料を使った電子部品実装において、半導体発光素子の持ち帰りやはんだブリッジを抑制する技術も開発されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００６－９３５２３号公報
特開２００４－４７７７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、回路基板においては、端子及び接合材を絶縁材の壁の内部に配置することがある。このような回路基板に対して、壁の内部に構成材を充填して、保持部材を用いて電子部品を搭載し、加圧リフロー装置を用いて電子部品を壁内部に押し込み加熱し回路基板に接合することで電子部品を実装することがある。このとき、余剰の構成材が壁内及び電子部品周辺の壁上部に滞留することにより、加圧リフロー装置を用いた加圧工程にて電子部品を十分に押し込むことができず、回路基板の接合材と電子部品との間の接続不良が発生する可能性がある。
【０００５】
本開示は、回路基板の接合材と電子部品との間の接続不良を抑制できる回路基板、及び実装基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る回路基板は、主面を有する基材と、基材の前記主面上に設けられた第１の端子及び第２の端子と、基材の主面上に設けられた絶縁材の壁と、を備える回路基板であって、第１及び第２の端子は、壁に形成されたキャビティ内に配置され、かつ、基材の主面と直交する第１の方向から見たときに、壁は、キャビティの内周面に、外周側へ窪む少なくとも一つの窪み部を有する。
【０００７】
本開示に係る実装基板の製造方法は、上述の回路基板に電子部品を実装することで実装基板を製造する実装基板の製造方法であって、基材に構成材を配置し、電子部品を配置した後、加圧リフロー装置を用いて電子部品を端子に接合してよい。
【発明の効果】
【０００８】
本開示によれば、回路基板の接合材と電子部品との間の接続不良を抑制できる回路基板、及び実装基板の製造方法を提供できる。
【図面の簡単な説明】
【０００９】
本開示の実施形態に係る回路基板を含む実装基板を示す概略断面図である。
本開示の実施形態に係る回路基板を示す概略断面図である。
回路基板の平面図である。
壁枠部を厚み方向から見た図である。
回路基板及び実装基板の製造方法を示す概略断面図である。
回路基板及び実装基板の製造方法を示す概略断面図である。
壁部の製造方法を示す概略図である。
壁部の製造方法を示す概略図である。
比較例に係る回路基板を示す概略断面図である。
変形例に係る回路基板の窪み部を高さ方向から見た拡大図である。
変形例に係る回路基板を示す図である。
変形例に係る回路基板を示す図である。
変形例に係る回路基板を示す図である。
変形例に係る回路基板を示す図である。
変形例に係る回路基板を示す図である。
変形例に係る回路基板を示す図である。
変形例に係る回路基板を示す図である。
変形例に係る回路基板の製造方法を示す図である。
【発明を実施するための形態】
【００１０】
図１～図３を参照して、本開示の実施形態に係る回路基板３について説明する。図１は、本開示の実施形態に係る回路基板３を含む実装基板１を示す概略断面図である。図２は、本開示の実施形態に係る回路基板３を示す概略断面図である。図３は、回路基板３の平面図である。
（【００１１】以降は省略されています）

関連特許