特許ウォッチ

公開番号2025083457
公報種別公開特許公報(A)
公開日2025-05-30
出願番号2025037416,2024013977
出願日2025-03-10,2015-07-22
発明の名称トランジスタ
出願人株式会社半導体エネルギー研究所
代理人
主分類H10D 30/67 20250101AFI20250523BHJP()
要約【課題】回路の動作速度の向上を図る。
【解決手段】第1のトランジスタと、第1の端子が第1のトランジスタのゲートと接続さ
れ且つ第1のトランジスタのゲートの電位を第1のトランジスタがオンになる値に設定す
る機能を有する第2のトランジスタと、第2のトランジスタのゲートの電位を第2のトラ
ンジスタがオンになる値に設定するとともに第2のトランジスタのゲートを浮遊状態にす
る機能を有する第3のトランジスタと、第2のトランジスタのゲートの電位を第2のトラ
ンジスタがオフになる値に設定する機能を有する第4のトランジスタと、を有する。この
ような構成により、第2のトランジスタのゲートとソースとの間の電位差を第2のトラン
ジスタの閾値電圧よりも大きい値に維持することができ、動作速度の向上を図ることがで
きる。
【選択図】図1
特許請求の範囲【請求項１】
ゲート電極としての機能を有する第１の導電層と、
前記第１の導電層の上方に位置する領域を有し、かつゲート絶縁層としての機能を有する第１の絶縁層と、
前記第１の絶縁層の上方に位置する領域を有し、かつチャネル形成領域を有する酸化物半導体層と、
前記酸化物半導体層の上方に位置する領域を有し、かつソース電極としての機能を有する第２の導電層と、
前記酸化物半導体層の上方に位置する領域を有し、かつドレイン電極としての機能を有する第３の導電層と、を有するトランジスタ。

発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は、半導体装置、表示モジュール及び電子機器に関する。
続きを表示（約 2,200 文字）【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。または、本発明の一態様は、半導体装置、表示装置
、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関す
る。
【背景技術】
【０００３】
記憶装置、イメージセンサ又は表示装置等の駆動回路に適用することが可能な回路の開発
が進められている。特に、同じ極性のトランジスタによって構成される回路の開発が活発
に進められている。そのような回路に関する技術が特許文献１に開示されている。
【０００４】
特許文献１では、トランジスタのゲートとソースとの間の電位差が徐々に小さくなる。そ
して、トランジスタのゲートとソースとの間の電位差がトランジスタの閾値電圧と等しく
なると、トランジスタがオフになり、回路内部のノードが浮遊状態になる。
【先行技術文献】
【特許文献】
【０００５】
特開２００５－０５０５０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の回路では、トランジスタのゲートとソースとの間の電位差が徐々に小さくなるため
、トランジスタのドレイン電流も徐々に小さくなる。そのため、回路内部のノードにおけ
る電位の変化に要する時間が長く、高速に動作することが困難である。また、トランジス
タのＷ／Ｌを大きくする必要があり、レイアウト面積を小さくすることが困難である。ま
た、信号の立ち上がり時間又は立下り時間を短くすることが困難である。
【０００７】
本発明の一態様は、新規の半導体装置を提供することを課題の一とする。または、本発明
の一態様は、高速に動作すること又はそれを可能にする構成を提供することを課題の一と
する。または、本発明の一態様は、レイアウト面積を縮小すること又はそれを可能にする
構成を提供することを課題の一とする。または、本発明の一態様は、駆動電圧を小さくす
ること又はそれを可能にする構成を提供することを課題の一とする。または、本発明の一
態様は、信号の立ち上がり時間又は立下り時間を短くすること又はそれを可能にする構成
を提供することを課題の一とする。
【０００８】
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも
一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を
妨げるものではない。これら以外の課題は、明細書、図面、請求項などの記載から、自ず
と明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を
抽出することが可能である。
【課題を解決するための手段】
【０００９】
本発明の一態様は、第１乃至第４のトランジスタを有する半導体装置である。第１のトラ
ンジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、第１のトラン
ジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、第２のトランジ
スタのソース又はドレインの一方は、第３の配線と電気的に接続され、第２のトランジス
タのソース又はドレインの他方は、第１のトランジスタのゲートと電気的に接続され、第
３のトランジスタのソース又はドレインの一方は、第４の配線と電気的に接続され、第３
のトランジスタのソース又はドレインの他方は、第２のトランジスタのゲートと電気的に
接続され、第４のトランジスタのソース又はドレインの一方は、第５の配線と電気的に接
続され、第４のトランジスタのソース又はドレインの他方は、第２のトランジスタのゲー
トと電気的に接続される。
【００１０】
本発明の一態様は、第１乃至第４のトランジスタを有する半導体装置である。第１のトラ
ンジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、第１のトラン
ジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、第２のトランジ
スタのソース又はドレインの一方は、第３の配線と電気的に接続され、第２のトランジス
タのソース又はドレインの他方は、第１のトランジスタのゲートと電気的に接続され、第
３のトランジスタのソース又はドレインの一方は、第３の配線と電気的に接続され、第３
のトランジスタのソース又はドレインの他方は、第２のトランジスタのゲートと電気的に
接続され、第４のトランジスタのソース又はドレインの一方は、第４の配線と電気的に接
続され、第４のトランジスタのソース又はドレインの他方は、第２のトランジスタのゲー
トと電気的に接続される。
（【００１１】以降は省略されています）

関連特許