特許ウォッチ

公開番号2025079842
公報種別公開特許公報(A)
公開日2025-05-23
出願番号2023192667
出願日2023-11-13
発明の名称時間計測回路、測距装置、及び時間計測方法
出願人アズビル株式会社
代理人弁理士法人山王内外特許事務所
主分類G04F 10/04 20060101AFI20250516BHJP(時計)
要約【課題】リングオシレータ型TDCを用いた時間計測回路において、時間計測の精度を従来よりも改善する。
【解決手段】時間計測回路10は、時間計測の開始信号の入力から、時間計測の停止信号の入力までの間に第1のクロックを生成するように構成されたリングオシレータ12と、第1のクロックを計数するカウンタ(高速カウンタ)14と、開始信号の入力から第1のクロックの最初の立ち上がりが検出されるまでの間における、開始信号の入力からの経過時間を算出するための時間算出信号を出力する補助回路(ディレイライン型TDC)200と、補助回路により出力された時間算出信号に基づく算出結果に基づいて、又は、補助回路により出力された時間算出信号に基づく算出結果とカウンタによる計数結果とに基づいて、開始信号の入力から停止信号の入力までの経過時間を算出する時間算出回路18と、を備えた。
【選択図】図5
特許請求の範囲【請求項１】
時間計測の開始信号の入力から、時間計測の停止信号の入力までの間に第１のクロックを生成するように構成されたリングオシレータと、
前記第１のクロックを計数するカウンタと、
前記開始信号の入力から前記第１のクロックの最初の立ち上がりが検出されるまでの間における、前記開始信号の入力からの経過時間を算出するための時間算出信号を出力する補助回路と、
前記補助回路により出力された時間算出信号に基づく算出結果に基づいて、又は、前記補助回路により出力された時間算出信号に基づく算出結果と前記カウンタによる計数結果とに基づいて、前記開始信号の入力から前記停止信号の入力までの経過時間を算出する時間算出回路と、
を備えた時間計測回路。
続きを表示（約 2,200 文字）【請求項２】
前記時間算出回路は、
前記停止信号の入力タイミングが、前記第１のクロックの最初の立ち上がりの検出タイミング以前である場合、前記補助回路により出力された時間算出信号に基づく算出結果を、前記開始信号の入力から前記停止信号の入力までの経過時間とし、
前記停止信号の入力タイミングが、前記第１のクロックの最初の立ち上がりの検出タイミングよりも後である場合、前記補助回路により出力された時間算出信号に基づく算出結果と前記カウンタによる計数結果とに基づいて、前記開始信号の入力から前記停止信号の入力までの経過時間を算出する
ことを特徴とする請求項１記載の時間計測回路。
【請求項３】
前記時間算出回路は、
前記停止信号の入力タイミングが、前記第１のクロックの最初の立ち上がりの検出タイミングよりも後である場合、
前記補助回路により出力された時間算出信号に基づいて算出された、前記開始信号の入力から前記第１のクロックの最初の立ち上がりの検出タイミングまでの経過時間と、
前記カウンタによる計数結果に基づいて算出された、前記第１のクロックの最初の立ち上がりの検出タイミングから前記停止信号の入力タイミングまでの経過時間とを合算することにより、前記開始信号の入力から前記停止信号の入力までの経過時間を算出する
ことを特徴とする請求項２記載の時間計測回路。
【請求項４】
前記補助回路は、
前記開始信号を遅延させる複数の遅延素子を接続して構成されたディレイラインと、
前記ディレイラインを構成する複数の遅延素子のそれぞれに接続されたフリップフロップ回路と、
前記各フリップフロップ回路に対し、対応する前記遅延素子からの出力信号を保持させるためのクロックを出力するセレクタと、
前記セレクタから出力されたクロックに応じて前記各フリップフロップ回路に保持された出力信号に基づいて、前記時間算出信号を生成するエンコーダと、
を含んで構成されることを特徴とする請求項１から請求項３のうちのいずれか１項に記載の時間計測回路。
【請求項５】
前記セレクタは、
前記停止信号が入力されたタイミング、又は、前記開始信号の入力後における前記第１のクロックの最初の立ち上がりの検出タイミングにおいて、前記各フリップフロップ回路に対し、対応する前記遅延素子からの出力信号を保持させるためのクロックを出力する
ことを特徴とする請求項４記載の時間計測回路。
【請求項６】
前記ディレイラインを構成する複数の遅延素子による総遅延時間は、
前記第１のクロックの１周期分の時間と、前記開始信号が入力されてから前記リングオシレータが発振を開始するまでの時間との合計値以上である
ことを特徴とする請求項４記載の時間計測回路。
【請求項７】
前記補助回路は、
前記開始信号の入力後における前記第１のクロックの最初の立ち上がりを検出する検出回路を含んで構成されることを特徴とする請求項４記載の時間計測回路。
【請求項８】
前記補助回路は、前記時間算出信号を記憶するための記憶回路を備え、
前記時間算出回路は、
前記記憶回路に記憶されている時間算出信号に基づく算出結果に基づいて、又は、前記記憶回路に記憶されている時間算出信号に基づく算出結果と前記カウンタによる計数結果とに基づいて、前記開始信号の入力から前記停止信号の入力までの経過時間を算出する
ことを特徴とする請求項４記載の時間計測回路。
【請求項９】
対象物に光を放射する光源と、
前記光源から放射され前記対象物で反射された光を受光する受光素子と、
時間計測の開始信号の入力タイミングが、前記光源による光の放射タイミングに相当し、時間計測の停止信号の入力タイミングが、前記受光素子による光の受光タイミングに相当する、請求項１から請求項３のうちのいずれか１項に記載の時間計測回路と、
前記時間計測回路により算出された、前記開始信号の入力から前記停止信号の入力までの経過時間と、光速とを用いて、前記対象物までの距離を計測する距離計測回路と、
を備えた測距装置。
【請求項１０】
時間計測回路による時間計測方法であって、
リングオシレータが、時間計測の開始信号の入力から、時間計測の停止信号の入力までの間に第１のクロックを生成し、
カウンタが、前記第１のクロックを計数し、
補助回路が、前記開始信号の入力から前記第１のクロックの最初の立ち上がりが検出されるまでの間における、前記開始信号の入力からの経過時間を算出するための時間算出信号を出力し、
時間算出回路が、前記補助回路により出力された時間算出信号に基づく算出結果に基づいて、又は、前記補助回路により出力された時間算出信号に基づく算出結果と前記カウンタによる計数結果とに基づいて、前記開始信号の入力から前記停止信号の入力までの経過時間を算出する
ことを特徴とする時間計測方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、時間計測回路、測距装置、及び時間計測方法に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
従来、対象となる物体（以下、「対象物」ともいう。）までの距離を計測する測距装置では、「ＴｉｍｅｏｆＦｌｉｇｈｔ（ＴＯＦ）」と呼ばれる手法が用いられる。この手法は、測距装置から対象物に向けて放射した光が当該対象物で反射して返ってくるまでの時間を計測することで、測距装置から当該対象物までの距離を計測するものである。ここで、空気中の光の速さを約３０万ｋｍ／秒とすると、測距装置において用いられる時間計測では、高い周波数の信号を使用した高分解能な時間計測回路が必要となる。
【０００３】
そこで、基準クロックの周期以上の高分解能での時間計測を行うため、時間計測回路では、例えば基準クロックの位相値を変えた信号を複数用意し、それらの信号の値を用いて基準クロックの周期以上の高分解能な時間計測を行う。このような時間計測を行う回路は「ＴｉｍｅＴｏＤｉｇｉｔａｌＣｏｎｖｅｒｔｅｒ（ＴＤＣ）」と呼ばれ、このＴＤＣを用いた一般的な時間測定装置の構成例が例えば特許文献１に開示されている。
【０００４】
ところで、上記のような時間測定装置で用いられる高い周波数の基準クロックは消費電力を増大させてしまうため、この基準クロックを常時生成すると消費電力の面で不利である。そこで、この問題を解消するため、基準クロックを間欠的に生成することが可能なリングオシレータ型のＴＤＣ（以下、「リングオシレータ型ＴＤＣ」ともいう。）を時間計測回路に用いる場合がある。
【０００５】
リングオシレータ型ＴＤＣは、入力信号に時間的な遅延を与える遅延素子をリング状に接続して構成されたリングオシレータを備えている。リングオシレータは、遅延素子の伝搬遅延を利用して発振するものであり、これにより、リングオシレータ型ＴＤＣを用いた時間計測回路では、基準クロックの間欠的な生成（間欠動作）が可能となり、この基準クロックを計数（カウント）した結果に基づいて時間計測が可能となる。
【先行技術文献】
【特許文献】
【０００６】
特開２０１９－６０６７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、低消費電力化のため、上記のようなリングオシレータ型ＴＤＣを時間計測回路として使用した場合、次の２点で問題がある。例えば、リングオシレータ型ＴＤＣでは、リングオシレータの起動信号を有意（Ｈｉｇｈ）にしてからリングオシレータが発振を開始するまでに所定時間（例えば０．５～１ｎｓ程度）の遅延が発生する。つまり、リングオシレータの起動後に時間計測が不可能な時間が存在してしまう。また、リングオシレータにより、基準クロックを間欠的に生成した場合、生成される基準クロックの周期は直ちに安定するものではなく、最初の１サイクル目（例えば、リングオシレータの周波数を６２５ＭＨｚとすると、リングオシレータの発振開始から約１．６ｎｓ）における基準クロックの周期は不安定になる。
【０００８】
したがって、リングオシレータ型ＴＤＣを時間計測回路に用いた場合、消費電力的には他の時間計測回路よりも有利だが、上記２点の問題により、リングオシレータを起動してから最初の所定時間（例えば約２ｎｓ（＝０．５ｎｓ＋１．６ｎｓ））の間は正確な時間計測ができないこととなる。言い換えれば、従来のリングオシレータ型ＴＤＣを用いた時間計測回路では、時間計測の精度の点で改善の余地があった。
【０００９】
本開示は、上記のような課題を解決するためになされたもので、リングオシレータ型ＴＤＣを用いた時間計測回路において、時間計測の精度を従来よりも改善することを目的としている。
【課題を解決するための手段】
【００１０】
本開示に係る時間計測回路は、時間計測の開始信号の入力から、時間計測の停止信号の入力までの間に第１のクロックを生成するように構成されたリングオシレータと、第１のクロックを計数するカウンタと、開始信号の入力から第１のクロックの最初の立ち上がりが検出されるまでの間における、開始信号の入力からの経過時間を算出するための信号を出力する補助回路と、補助回路により出力された信号に基づく算出結果に基づいて、又は、補助回路により出力された信号に基づく算出結果とカウンタによる計数結果とに基づいて、開始信号の入力から停止信号の入力までの経過時間を算出する時間算出回路と、を備えたことを特徴とする。
【発明の効果】
（【００１１】以降は省略されています）

関連特許