特許ウォッチ

公開番号2025068061
公報種別公開特許公報(A)
公開日2025-04-24
出願番号2025025169,2023220935
出願日2025-02-19,2019-12-02
発明の名称炭化珪素半導体装置
出願人富士電機株式会社
代理人弁理士法人酒井総合特許事務所
主分類H10D 30/66 20250101AFI20250417BHJP()
要約【課題】深さ方向に隣接するn型領域同士およびp型領域同士を容易に連結可能にすることができる炭化珪素半導体装置を提供すること。
【解決手段】ドリフト層2は、第1～3部分並列pn層51～53を順に積層してなる。第1,3部分並列pn層51,53はトレンチ埋め込み並列pn層である。第2部分並列pn層52は多段エピ並列pn層であり、その厚さt2は薄く、0.65μm±0.05μm程度である。第1,3部分並列pn層51,53のn型領域62,67同士およびp型領域63,68同士は、それぞれ第2部分並列pn層52のn型領域64同士およびp型領域で連結されている。第1,3部分並列pn層51,53のn型領域62,67およびp型領域63,68のストライプ形状と、第2部分並列pn層52のn型領域64およびp型領域のストライプ形状と、は45度以上の角度で交差している。
【選択図】図2
特許請求の範囲【請求項１】
主面を含み、ドリフト層および前記ドリフト層上の素子構造が設けられた、炭化珪素からなるエピタキシャル層を備え、
前記素子構造は、
ｐ型のベース領域と、
前記主面に設けられたトレンチと、
前記ベース領域と前記ドリフト層との間に設けられ、深さ方向において前記トレンチの底面に対向する、前記ベース領域よりも不純物濃度の高いｐ型の第１半導体領域と、を有し、
前記ドリフト層は、前記ドリフト層の内部に形成された並列ｐｎ層の第１ｐ型領域を有し、
前記第１半導体領域は、前記第１ｐ型領域の内部で終端していることを特徴とする炭化珪素半導体装置。
続きを表示（約 980 文字）【請求項２】
炭化珪素からなるｎ型の出発基板を備え、
前記出発基板の（０００１）面の側に前記エピタキシャル層が積層されていることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記第１ｐ型領域は、前記トレンチの底面から所定厚さ離れていることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
【請求項４】
前記第１ｐ型領域のアスペクト比は、５以上１５以下であることを特徴とする請求項１から３のいずれか１項に記載の炭化珪素半導体装置。
【請求項５】
前記ドリフト層は、深さ方向において前記第１ｐ型領域に接触する第２ｐ型領域を有することを特徴とする請求項１から４のいずれか１項に記載の炭化珪素半導体装置。
【請求項６】
前記第１ｐ型領域は、前記第２ｐ型領域の内部で終端していることを特徴とする請求項５に記載の炭化珪素半導体装置。
【請求項７】
前記第２ｐ型領域は、平面視で前記第１ｐ型領域と異なる方向に延在していることを特徴とする請求項５または６に記載の炭化珪素半導体装置。
【請求項８】
前記ドリフト層を、前記ドリフト層の総厚さの８０％以上の厚さで前記並列ｐｎ層としたフルＳＪ構造であることを特徴とする請求項１から４のいずれか１項に記載の炭化珪素半導体装置。
【請求項９】
前記フルＳＪ構造は、前記第１ｐ型領域と、前記第１ｐ型領域と不純物濃度が同じ複数のｐ型領域と、を深さ方向に連結した構造を有することを特徴とする請求項８に記載の炭化珪素半導体装置。
【請求項１０】
前記素子構造は、
前記トレンチの内壁に沿った絶縁膜と、
前記トレンチの内部に埋め込まれる導電層と、を有し、
前記ドリフト層は、前記主面に平行な第１方向に前記第１ｐ型領域と交互に配置されて前記並列ｐｎ層を構成する第１ｎ型領域を有し、
前記トレンチは、前記主面に平行でかつ前記第１方向と異なる第２方向にストライプ状に延在し、
前記第１ｐ型領域は、前記第２方向にストライプ状に延在していることを特徴とする請求項１から９のいずれか１項に記載の炭化珪素半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
この発明は、炭化珪素半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
従来、ドリフト層を、不純物濃度を高めたｎ型領域とｐ型領域とを半導体基板の主面に平行な方向に交互に繰り返し互いに隣接して配置してなる並列ｐｎ層とした超接合（ＳＪ：ＳｕｐｅｒＪｕｎｃｔｉｏｎ）構造を備えた超接合半導体装置が公知である。ＳＪ構造のドリフト層を形成するには、多段エピタキシャル（マルチエピタキシャル）方式またはトレンチ埋め込みエピタキシャル方式が用いられている。
【０００３】
ＳＪ構造の形成において、多段エピタキシャル方式では、ｎ型エピタキシャル層を所定厚さになるまで複数段のエピタキシャル成長で段階的に厚くし、エピタキシャル成長を１段行うごとにｐ型領域を選択的に形成するためのイオン注入を繰り返し行う。トレンチ埋め込みエピタキシャル方式では、１段のエピタキシャル成長で所定厚さにしたｎ型エピタキシャル層にトレンチを形成し、当該トレンチ内部をｐ型エピタキシャル層で埋め込む。
【０００４】
炭化珪素（ＳｉＣ）を半導体材料として用いた高耐圧の超接合半導体装置では、ドリフト層の厚さを厚くする必要がある。このため、ドリフト層となるエピタキシャル層を複数段のエピタキシャル成長で段階的に厚くして所定厚さにする多段エピタキシャル方式でなく、ドリフト層となるエピタキシャル層を１段のエピタキシャル成長で所定厚さにし、トレンチを形成後に当該トレンチをエピタキシャル成長で埋め込むトレンチ埋め込みエピタキシャル方式を用いたほうが、作製（製造）が容易である。
【０００５】
トレンチ埋め込みエピタキシャル方式を用いた場合、ドリフト層となるｎ型エピタキシャル層にトレンチを形成し、当該トレンチの内部にｐ型エピタキシャル層を埋め込むことでＳＪ構造とする。ドリフト層の厚さが厚いほど、トレンチを深く形成する必要があるため、エッチング（以下、トレンチエッチングとする）によりトレンチを形成することも、当該トレンチの内部をエピタキシャル層で完全に埋め込むことも困難となる。
【０００６】
ドリフト層の厚さが厚いほどトレンチエッチングが困難となる理由は、トレンチエッチングが異方性エッチングとなるドライエッチングであるからである。トレンチの深さが深くなるほど、側壁が半導体基板の主面に略垂直となる良好なトレンチ形状をドライエッチングで形成することが難しく、トレンチの幅が開口上部付近で広く、底面（開口下部）付近で狭くなりやすい。また、トレンチ側壁の荒れ（凹凸の高低差）が大きくなりやすい。
【０００７】
それに加えて、トレンチエッチング用マスクとして用いる酸化膜（ＳｉＯ
2
膜）もドライエッチング中に消失しないように厚さを厚く形成する必要がある。このため、トレンチエッチング用マスクとして用いる酸化膜の成膜（形成）、および当該酸化膜を選択的に除去してトレンチ形成領域に対応する部分を開口するためのドライエッチングも困難となる。また、酸化膜によって半導体基板に生じる応力が大きくなるなどの問題もある。
【０００８】
そして、トレンチの深さが深いほど、トレンチのアスペクト比（＝トレンチの深さ／トレンチの幅）が高くなるため、エピタキシャル成長時間が長くなる。これに加えて、トレンチ両側壁にそれぞれエピタキシャル成長したエピタキシャル層がトレンチ開口上部付近でつながって、トレンチの開口上部が塞がり、エピタキシャル層の埋め込みができなくなるため、トレンチの内部にボイド（空洞）が生じやすい。
【０００９】
このような理由から、炭化珪素を半導体材料として用いた高耐圧の超接合半導体装置では、深さ方向にドリフト層の略全体をＳＪ構造（以下、フルＳＪ構造とする）とすることが難しく、ドリフト層を、半導体基板のおもて面側の部分のみＳＪ構造（以下、部分ＳＪ構造とする）にするのが現実的であった。従来の部分ＳＪ構造の超接合半導体装置の構造について説明する。図２２は、従来の炭化珪素半導体装置の構造を示す断面図である。
【００１０】
図２２に示す従来の炭化珪素半導体装置１１０は、炭化珪素からなる半導体基板１２０に部分ＳＪ構造のドリフト層１０２を備えたプレーナゲート構造の超接合ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）である。半導体基板１２０は、ｎ
+
型出発基板１２１の上にエピタキシャル層１２２～１２４を順に積層してなる。ｎ
+
型出発基板１２１は、ｎ
+
型ドレイン領域１０１である。
（【００１１】以降は省略されています）

関連特許