特許ウォッチ

公開番号2025042242
公報種別公開特許公報(A)
公開日2025-03-27
出願番号2023149130
出願日2023-09-14
発明の名称半導体装置および半導体装置の製造方法
出願人三菱電機株式会社
代理人個人,個人
主分類H10D 12/00 20250101AFI20250319BHJP()
要約【課題】大電流が流れるような条件での破壊耐量のばらつきを低減し、信頼性を高めた半導体装置を提供する。
【解決手段】第1主面と第2主面を有する半導体基板にトランジスタが形成された半導体装置であって、半導体基板のトランジスタ領域は、n型の第1の半導体層と、第1の半導体層よりも第1主面側に設けられたp型の第2の半導体層と、第2の半導体層よりも第1主面側に設けられたn型の第3の半導体層と、第1主面から第3の半導体層および第2の半導体層を厚み方向に貫通して第1の半導体層内に達するトレンチゲートと、トレンチゲートの上に設けられた層間絶縁膜と、を有し、層間絶縁膜は、平面視におけるトレンチゲートの延在方向に交差する幅方向の長さが部分的に狭くなった狭幅部を少なくとも1箇所有している。
【選択図】図23
特許請求の範囲【請求項１】
第１主面と第２主面を有する半導体基板にトランジスタが形成された半導体装置であって、
前記半導体基板は、
前記トランジスタが形成されたトランジスタ領域を有し、
前記トランジスタ領域は、
前記第１主面に電気的に接続される第１主電極と、
前記第２主面に電気的に接続される第２主電極と、
第１導電型の第１の半導体層と、
前記第１の半導体層よりも前記第１主面側に設けられた第２導電型の第２の半導体層と、
前記第２の半導体層よりも前記第１主面側に設けられ、前記第１主電極に電気的に接続される第１導電型の第３の半導体層と、
前記第１主面から前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層内に達するトレンチゲートと、
前記トレンチゲートの上に設けられた層間絶縁膜と、を有し、
前記層間絶縁膜は、
平面視における前記トレンチゲートの延在方向に交差する幅方向の長さが部分的に狭くなった狭幅部を少なくとも１箇所有し、
前記狭幅部の前記幅方向の前記長さは、前記トレンチゲートの前記幅方向の前記長さよりも長い、半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記狭幅部は、
平面視における前記トレンチゲートの前記延在方向に交差する方向において、前記半導体基板の前記第１主面に形成された段差部の上方に形成される、請求項１記載の半導体装置。
【請求項３】
前記半導体基板は、
少なくとも前記トランジスタ領域を含むセル領域を囲む終端領域を有し、
前記段差部は、
前記トランジスタ領域と前記終端領域との境界よりも前記終端領域側に形成される、請求項２記載の半導体装置。
【請求項４】
前記段差部は、
少なくとも５０ｎｍの高さを有する、請求項２記載の半導体装置。
【請求項５】
前記トランジスタ領域は、
前記第３の半導体層と同層で、前記第３の半導体層に隣接して設けられ、前記第１主電極に電気的に接続される第２導電型の第４の半導体層を有し、
前記狭幅部は、
平面視において前記層間絶縁膜が前記第４の半導体層と隣り合った部分に形成される、請求項１記載の半導体装置。
【請求項６】
前記層間絶縁膜の前記狭幅部と隣り合った前記第４の半導体層は、
前記層間絶縁膜と、隣接する前記第３の半導体層上に設けられ、前記トレンチゲートの前記延在方向に交差する方向に延在する交差方向層間絶縁膜とで囲まれる、請求項５記載の半導体装置。
【請求項７】
前記狭幅部は、
前記トレンチゲートの前記延在方向に交差する前記幅方向において、前記層間絶縁膜の２つの側面に凹部を有し、
前記凹部が設けられた部分は、前記層間絶縁膜の前記幅方向の前記長さが部分的に狭くなっている、請求項１記載の半導体装置。
【請求項８】
前記半導体基板は、
ダイオードが形成されたダイオード領域を有する、請求項１記載の半導体装置。
【請求項９】
（ａ）第１主面と第２主面を有し、
第１導電型の第１の半導体層と、
前記第１の半導体層よりも前記第１主面側に設けられた第２導電型の第２の半導体層と、
前記第２の半導体層よりも前記第１主面側に設けられた第１導電型の第３の半導体層と、を有する半導体基板を準備する工程と、
（ｂ）前記第１主面から前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層内に達するトレンチゲートを形成する工程と、
（ｃ）前記トレンチゲートの上に層間絶縁膜を形成する工程と、を有し、
前記工程（ｃ）は、
前記層間絶縁膜に、平面視における前記トレンチゲートの延在方向に交差する幅方向の長さが部分的に狭くなった狭幅部を少なくとも１箇所形成する工程を含み、
前記狭幅部の前記幅方向の前記長さは、前記トレンチゲートの前記幅方向の前記長さよりも長くする、半導体装置の製造方法。
【請求項１０】
前記工程（ｃ）の前に、
平面視における前記トレンチゲートの前記延在方向に交差する方向において、前記半導体基板の前記第１主面に段差部を形成する工程を有する、請求項９記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は半導体装置に関し、特に、トレンチゲートを備えた半導体装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
特許文献１には、トレンチゲートを備えたスイッチングデバイスの一例として、図１において、エミッタ電極に接続されるエミッタ層が、トレンチゲートの延在方向と交差する方向にストライプ状に形成された絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）を開示している。
【０００３】
トレンチゲートの上部には層間絶縁膜が形成されており、隣接するトレンチゲート間には、複数のコンタクト領域がトレンチゲートの延在方向に沿って形成されている。
【０００４】
層間絶縁膜の左右方向の長さ、すなわち幅は、エミッタ層が設けられていない箇所よりもエミッタ層が設けられた箇所で大きくなるように形成されており、層間絶縁膜の平面視形状は、トレンチゲートに沿って、左右に凹凸が繰り返す形状となっている。
【先行技術文献】
【特許文献】
【０００５】
特開２００８－９１４９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したように、従来技術では、エミッタ層が設けられた箇所の層間絶縁膜の幅を大きくすることで、エミッタ電極とエミッタ層のコンタクト部が狭くなっており、短絡発生時等の大電流が流れる場合でも電流を抑制し、信頼性を向上する構成を採用している。
【０００７】
このような従来の半導体装置においては、エミッタ電極とエミッタ層とのコンタクト部が狭くなっているので、ＩＧＢＴがオンしている状態での電流経路も狭めてしまうため、オン抵抗の増加によるトランジスタの損失が増加するとの問題を有していた。
【０００８】
本開示は上記のような問題を解決するためになされたものであり、ＩＧＢＴがオンしている状態での電流経路を狭めることなく、ゲート絶縁破壊耐量、逆バイアス安全動作領域（ＲＢＳＯＡ：Reverse Bias Safe Operating Area）および短絡試験といった大電流が流れるような条件での破壊耐量のばらつきを低減し、信頼性を高めた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本開示に係る半導体装置は、第１主面と第２主面を有する半導体基板にトランジスタが形成された半導体装置であって、前記半導体基板は、前記トランジスタが形成されたトランジスタ領域を有し、前記トランジスタ領域は、前記第１主面に電気的に接続される第１主電極と、前記第２主面に電気的に接続される第２主電極と、第１導電型の第１の半導体層と、前記第１の半導体層よりも前記第１主面側に設けられた第２導電型の第２の半導体層と、前記第２の半導体層よりも前記第１主面側に設けられ、前記第１主電極に電気的に接続される第１導電型の第３の半導体層と、前記第１主面から前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層内に達するトレンチゲートと、前記トレンチゲートの上に設けられた層間絶縁膜と、を有し、前記層間絶縁膜は、平面視における前記トレンチゲートの延在方向に交差する幅方向の長さが部分的に狭くなった狭幅部を少なくとも１箇所有し、前記狭幅部の前記幅方向の前記長さは、前記トレンチゲートの前記幅方向の前記長さよりも長い。
【発明の効果】
【００１０】
本開示に係る半導体装置によれば、層間絶縁膜が、狭幅部を少なくとも１箇所有することで、トランジスタがオンしている状態での電流経路を狭めることなく、大電流が流れるような条件での破壊耐量のばらつきを低減し、信頼性を高めた半導体装置を提供することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許