特許ウォッチ

公開番号2025036957
公報種別公開特許公報(A)
公開日2025-03-17
出願番号2023143640
出願日2023-09-05
発明の名称半導体光素子、および半導体光素子の製造方法
出願人住友電気工業株式会社
代理人個人
主分類G02F 1/025 20060101AFI20250310BHJP(光学)
要約【課題】意図しないエッチングを抑制することが可能な半導体光素子および半導体光素子の製造方法を提供する。
【解決手段】シリコン層を有する基板と、III-V族化合物半導体で形成され、前記シリコン層に接合された半導体素子と、を具備し、前記シリコン層は、導波路、凹部、テラス、および接続部を有し、前記凹部は、前記導波路、前記テラスおよび前記接続部の表面よりも窪んだ部分であり、前記導波路と前記テラスとの間に設けられ、前記半導体素子は、前記導波路、前記凹部および前記接続部の上に接合され、前記導波路が延伸する方向に突出する第1テーパ部を有し、前記接続部は、前記凹部を横断し、前記導波路と前記テラスとに接続されている半導体光素子。
【選択図】図2A

特許請求の範囲【請求項１】
シリコン層を有する基板と、
ＩＩＩ－Ｖ族化合物半導体で形成され、前記シリコン層に接合された半導体素子と、を具備し、
前記シリコン層は、導波路、凹部、テラス、および接続部を有し、
前記凹部は、前記導波路、前記テラスおよび前記接続部の表面よりも窪んだ部分であり、前記導波路と前記テラスとの間に設けられ、
前記半導体素子は、前記導波路、前記凹部および前記接続部の上に接合され、前記導波路が延伸する方向に突出する第１テーパ部を有し、
前記接続部は、前記凹部を横断し、前記導波路と前記テラスとに接続されている半導体光素子。
続きを表示（約 1,100 文字）【請求項２】
前記接続部はテーパ形状を有する請求項１に記載の半導体光素子。
【請求項３】
前記接続部のうち前記導波路に接続された部分はテーパ形状を有し、前記テラスに接続された部分は前記テーパ形状を有する部分とは異なる方向に延伸し、
前記半導体素子の前記第１テーパ部は、前記接続部のうち前記テーパ形状を有する部分の上に位置する請求項１に記載の半導体光素子。
【請求項４】
前記導波路が延伸する方向における前記接続部の１つの面およびもう１つの面はテーパ形状を有する請求項１から請求項３のいずれか一項に記載の半導体光素子。
【請求項５】
前記半導体素子は、第１半導体層、コア層、および第２半導体層を有し、
前記第１半導体層と前記コア層と前記第２半導体層とは、前記基板に近い方から順番に積層され、
前記第１テーパ部は、前記第１半導体層、前記コア層および前記第２半導体層を含む請求項１から請求項３のいずれか一項に記載の半導体光素子。
【請求項６】
前記半導体素子は第２テーパ部を有し、
前記第２テーパ部は、前記導波路の上であって、前記導波路の延伸する方向において前記第１テーパ部の前記基板とは反対に位置する請求項１から請求項３のいずれか一項に記載の半導体光素子。
【請求項７】
前記半導体素子は、第１半導体層、コア層、および第２半導体層を有し、
前記第１半導体層と前記コア層と前記第２半導体層とは、前記基板に近い方から順番に積層され、
前記第１テーパ部は前記第１半導体層を含み、
前記第２テーパ部は前記コア層および前記第２半導体層を含む請求項６に記載の半導体光素子。
【請求項８】
前記半導体素子は、第３半導体層、コア層、および第４半導体層を有し、
前記コア層は前記導波路の上に設けられ、
前記第３半導体層および前記第４半導体層は、前記コア層の両側に設けられている請求項１から請求項３のいずれか一項に記載の半導体光素子。
【請求項９】
基板のシリコン層に、ＩＩＩ－Ｖ族化合物半導体で形成された半導体素子を接合する工程と、
前記半導体素子をウェットエッチングし、前記半導体素子に第１テーパ部を形成する工程と、を有し、
前記シリコン層は、導波路、凹部、テラス、および接続部を有し、
前記凹部は、前記導波路、前記テラスおよび前記接続部の表面よりも窪んだ部分であり、前記導波路と前記テラスとの間に設けられ、
前記第１テーパ部は前記導波路が延伸する方向に突出し、
前記接続部は、前記凹部を横断し、前記導波路と前記テラスとに接続される半導体光素子の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は半導体光素子、および半導体光素子の製造方法に関するものである。
続きを表示（約 4,400 文字）【背景技術】
【０００２】
化合物半導体で形成され光学利得を有する半導体素子を、導波路を形成したＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）基板（シリコンフォトニクス）などの基板に接合することで、ハイブリッド型の半導体光素子を形成することができる（例えば非特許文献１）。接合後に、半導体素子にエッチングなどを行い、テーパを形成する。
【先行技術文献】
【非特許文献】
【０００３】
“ＨＩｇｈｌｙｅｆｆｉｃｉｅｎｔｄｏｕｂｌｅ－ｔａｐｅｒ－ｔｙｐｅｃｏｕｐｌｅｒｂｅｔｗｅｅｎＩＩＩ－Ｖ／ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒｈｙｂｒｉｄｄｅｖｉｃｅａｎｄｓｉｌｉｃｏｎｗａｖｅｇｕｉｄｅ” ＪｕｎｉｃｈｉＳｕｚｕｋｉｅｔａｌ．ＪａｐａｎｅｓｅＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ５７，０９４１０１（２０１８）ｐｐ．０９４１０１－１－０９４１０１－６
【発明の概要】
【発明が解決しようとする課題】
【０００４】
基板には溝（トレンチ）が設けられている。エッチャントが溝に入り込み、半導体素子が接合界面からエッチングされることがある。意図しないエッチングにより、半導体素子にダメージが発生し、接合強度が低下する恐れもある。そこで、意図しないエッチングを抑制することが可能な半導体光素子および半導体光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本開示に係る半導体光素子は、シリコン層を有する基板と、ＩＩＩ－Ｖ族化合物半導体で形成され、前記シリコン層に接合された半導体素子と、を具備し、前記シリコン層は、導波路、凹部、テラス、および接続部を有し、前記凹部は、前記導波路、前記テラスおよび前記接続部の表面よりも窪んだ部分であり、前記導波路と前記テラスとの間に設けられ、前記半導体素子は、前記導波路、前記凹部および前記接続部の上に接合され、前記導波路が延伸する方向に突出する第１テーパ部を有し、前記接続部は、前記凹部を横断し、前記導波路と前記テラスとに接続されている。
【発明の効果】
【０００６】
本開示によれば、意図しないエッチングを抑制することが可能な半導体光素子および半導体光素子の製造方法を提供することが可能である。
【図面の簡単な説明】
【０００７】
図１は第１実施形態に係る半導体光素子を例示する斜視図である。
図２Ａは半導体光素子を例示する平面図である。
図２Ｂは基板を例示する平面図である。
図３Ａは半導体光素子を例示する断面図である。
図３Ｂは半導体光素子を例示する断面図である。
図３Ｃは半導体光素子を例示する断面図である。
図４Ａは半導体光素子を例示する断面図である。
図４Ｂは半導体光素子を例示する断面図である。
図４Ｃは半導体光素子を例示する断面図である。
図５Ａは半導体光素子の製造方法を例示する平面図である。
図５Ｂは半導体光素子の製造方法を例示する平面図である。
図６は比較例に係る半導体光素子を例示する平面図である。
図７Ａは半導体光素子を例示する断面図である。
図７Ｂは半導体光素子を例示する断面図である。
図７Ｃは半導体光素子を例示する断面図である。
図７Ｄは半導体光素子を例示する断面図である。
図８Ａは第２実施形態に係る半導体光素子を例示する平面図である。
図８Ｂは基板を例示する平面図である。
図９Ａは半導体光素子を例示する断面図である。
図９Ｂは半導体光素子を例示する断面図である。
図１０Ａは第３実施形態に係る半導体光素子を例示する平面図である。
図１０Ｂは基板を例示する平面図である。
図１１Ａは半導体光素子を例示する断面図である。
図１１Ｂは半導体光素子を例示する断面図である。
図１２は第４実施形態に係る半導体光素子を例示する平面図である。
図１３Ａは半導体光素子を例示する断面図である。
図１３Ｂは半導体光素子を例示する断面図である。
図１３Ｃは半導体光素子を例示する断面図である。
図１４Ａは半導体光素子を例示する断面図である。
図１４Ｂは半導体光素子を例示する断面図である。
図１４Ｃは半導体光素子を例示する断面図である。
図１５Ａは半導体光素子を例示する断面図である。
図１５Ｂは半導体光素子を例示する断面図である。
図１６Ａは第５実施形態に係る半導体光素子を例示する平面図である。
図１６Ｂは基板を例示する平面図である。
図１７Ａは第６実施形態に係る半導体光素子を例示する平面図である。
図１７Ｂは基板を例示する平面図である。
図１８Ａは半導体光素子を例示する断面図である。
図１８Ｂは半導体光素子を例示する断面図である。
図１８Ｃは半導体光素子を例示する断面図である。
図１９Ａは半導体光素子を例示する断面図である。
図１９Ｂは半導体光素子を例示する断面図である。
図１９Ｃは半導体光素子を例示する断面図である。
図２０Ａは半導体光素子を例示する断面図である。
図２０Ｂは半導体光素子を例示する断面図である。
図２０Ｃは半導体光素子を例示する断面図である。
【発明を実施するための形態】
【０００８】
[本開示の実施形態の説明]
最初に本開示の実施形態の内容を列記して説明する。
【０００９】
本開示の一形態は、（１）シリコン層を有する基板と、ＩＩＩ－Ｖ族化合物半導体で形成され、前記シリコン層に接合された半導体素子と、を具備し、前記シリコン層は、導波路、凹部、テラス、および接続部を有し、前記凹部は、前記導波路、前記テラスおよび前記接続部の表面よりも窪んだ部分であり、前記導波路と前記テラスとの間に設けられ、前記半導体素子は、前記導波路、前記凹部および前記接続部の上に接合され、前記導波路が延伸する方向に突出する第１テーパ部を有し、前記接続部は、前記凹部を横断し、前記導波路と前記テラスとに接続されている半導体光素子である。接続部が凹部を横断するため、凹部に入り込んだ液体は接続部でせき止められる。接合界面側からの、半導体素子の意図しないエッチングを抑制することができる。
（２）上記（１）において、前記接続部はテーパ形状を有してもよい。凹部に入り込んだ液体は接続部でせき止められる。半導体素子の意図しないエッチングを抑制することができる。接続部および半導体素子がテーパ形状を有するため、光の損失を抑制することができる。
（３）上記（１）において、前記接続部のうち前記導波路に接続された部分はテーパ形状を有し、前記テラスに接続された部分は前記テーパ形状を有する部分とは異なる方向に延伸し、前記半導体素子の前記第１テーパ部は、前記接続部のうち前記テーパ形状を有する部分の上に位置してもよい。凹部に入り込んだ液体は接続部でせき止められる。半導体素子の意図しないエッチングを抑制することができる。接続部および半導体素子がテーパ形状を有するため、光の損失を抑制することができる。
（４）上記（１）から（３）のいずれかにおいて、前記導波路が延伸する方向における前記接続部の１つの面およびもう１つの面はテーパ形状を有してもよい。接続部および半導体素子がテーパ形状を有するため、光の損失を抑制することができる。
（５）上記（１）から（４）のいずれかにおいて、前記半導体素子は、第１半導体層、コア層、および第２半導体層を有し、前記第１半導体層と前記コア層と前記第２半導体層とは、前記基板に近い方から順番に積層され、前記第１テーパ部は、前記第１半導体層、前記コア層および前記第２半導体層を含んでもよい。光の損失を抑制することができる。
（６）上記（１）から（４）のいずれかにおいて、前記半導体素子は第２テーパ部を有し、前記第２テーパ部は、前記導波路の上であって、前記導波路の延伸する方向において前記第１テーパ部の前記基板とは反対に位置してもよい。光の損失を抑制することができる。
（７）上記（６）において、前記半導体素子は、第１半導体層、コア層、および第２半導体層を有し、前記第１半導体層と前記コア層と前記第２半導体層とは、前記基板に近い方から順番に積層され、前記第１テーパ部は前記第１半導体層を含み、前記第２テーパ部は前記コア層および前記第２半導体層を含んでもよい。光の損失を抑制することができる。
（８）上記（１）から（４）のいずれかにおいて、前記半導体素子は、第３半導体層、コア層、および第４半導体層を有し、前記コア層は前記導波路の上に設けられ、前記第３半導体層および前記第４半導体層は、前記コア層の両側に設けられてもよい。凹部に入り込んだ液体は接続部でせき止められる。半導体素子の意図しないエッチングを抑制することができる。
（９）基板のシリコン層に、ＩＩＩ－Ｖ族化合物半導体で形成された半導体素子を接合する工程と、前記半導体素子をウェットエッチングし、前記半導体素子に第１テーパ部を形成する工程と、を有し、前記シリコン層は、導波路、凹部、テラス、および接続部を有し、前記凹部は、前記導波路、前記テラスおよび前記接続部の表面よりも窪んだ部分であり、前記導波路と前記テラスとの間に設けられ、前記第１テーパ部は前記導波路が延伸する方向に突出し、前記接続部は、前記凹部を横断し、前記導波路と前記テラスとに接続される半導体光素子の製造方法である。接続部が凹部を横断するため、凹部に入り込んだ液体は接続部でせき止められる。接合界面側からの、半導体素子の意図しないエッチングを抑制することができる。
【００１０】
［本開示の実施形態の詳細］
本開示の実施形態に係る半導体光素子および半導体光素子の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
（【００１１】以降は省略されています）

関連特許