特許ウォッチ

公開番号2025032426
公報種別公開特許公報(A)
公開日2025-03-12
出願番号2023137681
出願日2023-08-28
発明の名称半導体デバイス及び半導体デバイスの製造方法
出願人合肥晶合集成電路股ふん有限公司
代理人弁理士法人YKI国際特許事務所
主分類H10D 30/65 20250101AFI20250305BHJP()
要約【課題】パワーMOSFETを含む半導体デバイスの特性を向上させる。
【解決手段】ラテラル・リデュースド表面電界型(RESURF)の半導体デバイス100であって、ドリフト領域12は、ゲート電極24下からドレイン領域16bに亘る領域において、定格動作電圧よりも低い第1電圧が印加されるとすべて空乏化されるドーパント濃度である低ドーパント領域と、当該第1電圧が印加されたときに空乏化しないドーパント濃度である高ドーパント領域とが存在するように複数回に亘って変動するドーパント濃度を有する構成とする。
【選択図】図1
特許請求の範囲【請求項１】
ラテラル・リデュースド表面電界型（ＲＥＳＵＲＦ）の半導体デバイスであって、
第１導電型の基板と、
前記基板に形成され、
ＲＥＳＵＲＦ構造を有する第２導電型のドリフト領域と、
前記基板内に形成されたボディ領域と、
前記ボディ領域内に形成されたソース領域と、
前記ドリフト領域内に形成されたドレイン領域と、
前記ボディ領域上に形成されたゲート電極と、
を有し、
前記ゲート電極は、前記ソース領域と、前記ドリフト領域の表面に隣接する位置と、の間で横方向にチャネルを形成し、
前記ゲート電極は、電界効果によって前記チャネルにおける電流の流れを制御し、
前記ドリフト領域は、前記ゲート電極下から前記ドレイン領域に亘る領域において、定格動作電圧よりも低い第１電圧が印加されるとすべてキャリアが完全に空乏化されるドーパント濃度である低ドーパント領域と、当該第１電圧が印加されたときにキャリアが完全に空乏化しないドーパント濃度である高ドーパント領域とが存在するように複数回に亘って変動するドーパント濃度を有することを特徴とする半導体デバイス。
続きを表示（約 1,200 文字）【請求項２】
請求項１に記載の半導体デバイスであって、
前記低ドーパント領域の幅は、前記ドリフト領域の深さの１倍以上１．５倍以下であることを特徴とする半導体デバイス。
【請求項３】
請求項１に記載の半導体デバイスであって、
前記ドリフト領域は、ｎ個（ただし、ｎは１以上の整数）の前記高ドーパント領域とｎ－１個の前記低ドーパント領域からなることを特徴とする半導体デバイス。
【請求項４】
請求項３に記載の半導体デバイスであって、
前記ｎは、２以上４以下であることを特徴とする半導体デバイス。
【請求項５】
請求項３に記載の半導体デバイスであって、
前記基板の表面の単位面積当たり深さ方向に注入されたドーパントの総量は、前記定格動作電圧よりも低く、前記第１電圧より高い第２電圧が印加されたときに前記高ドーパント領域及び前記低ドーパント領域の両方においてキャリアが完全に空乏化される量であることを特徴とする半導体デバイス。
【請求項６】
請求項１～５のいずれか１項に記載の半導体デバイスであって、
前記低ドーパント領域は、単位面積当たりのドーパント濃度が２．０×１０
１０
／ｃｍ
２
以上２．５×１０
１１
／ｃｍ
２
以下であることを特徴とする半導体デバイス。
【請求項７】
請求項６に記載の半導体デバイスであって、
前記高ドーパント領域は、単位面積当たりのドーパント濃度が前記低ドーパント領域より高く、１．２×１０
１２
／ｃｍ
２
以上２．８×１０
１２
／ｃｍ
２
以下であることを特徴とする半導体デバイス。
【請求項８】
請求項７に記載の半導体デバイスであって、
前記ドリフト領域において前記低ドーパント領域の深さと前記高ドーパント領域の深さの半分の深さである中ドーパント領域は、単位面積当たりのドーパント濃度が前記低ドーパント領域より高く、前記高ドーパント領域より低く、２．０×１０
１１
／ｃｍ
２
以上９．０×１０
１１
／ｃｍ
２
以下であることを特徴とする半導体デバイス。
【請求項９】
請求項１に記載の半導体デバイスであって、
前記ゲート電極は、金属酸化物半導体（ＭＯＳ）のゲート電極であることを特徴とする半導体デバイス。
【請求項１０】
請求項１に記載の半導体デバイスであって、
前記ボディ領域内に形成された前記ソース領域とオーミック接触するソースコンタクトと、
前記ドリフト領域内に形成された前記ドレイン領域とオーミック接触するドレインコンタクトと、
を備えることを特徴とする半導体デバイス。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体デバイス及び半導体デバイスの製造方法に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
高電流と高電圧に耐えるパワートランジスタのような半導体デバイスが用いられている。例えば、パワーＭＯＳＦＥＴの１つのタイプとして横方向拡散金属酸化膜半導体電界効果トランジスタ（ＬＤＭＯＳＦＥＴ）が挙げられる。
【０００３】
ＬＤＭＯＳＦＥＴデバイスでは、チャネル領域とドレイン領域との間にドリフト領域が設けられる。ドレイン領域に高電圧を印加することによる絶縁破壊は、多くの場合においてラテラル・リデュースド表面電界（ＲＥＳＵＲＦ）構造によって防止される。ＲＥＳＵＲＦ構造は、ＬＤＭＯＳＦＥＴデバイスのドリフト空間を縦方向と横方向の両方で空乏化させるように設計されるため、ドリフト領域の表面近くの電界が減少し、デバイスのオフ状態におけるブレークダウン電圧（ＢＶｄｓｓ）が高められる。
【０００４】
これまでに、様々なＲＥＳＵＲＦ構造が提案されている（特許文献１～３、非特許文献１）。例えば、互いに異なる２つの導電型からなるＲＥＳＵＲＦ領域（２重ＲＥＳＵＲＦ）、第１導電型の１つのＲＥＳＵＲＦ領域と第２導電型の２つのＲＥＳＵＲＦ領域（３重ＲＥＳＵＲＦ）等が知られている。さらに、第１導電型の２つのＲＥＳＵＲＦ領域と第２導電型の２つのＲＥＳＵＲＦ領域を含むＲＥＳＵＲＦ領域（４重ＲＥＳＵＲＦ）も開示されている。これらの技術は、ＡＣ／ＤＣフライバックＳＭＰＳとして広く使用されている。このような用途では、ブレークダウン電圧ＢＶｄｓｓは６５０～７００Ｖ以上が必要とされている。
【０００５】
また、第１導電型の基板内にドリフト領域、ソース領域、ドレイン領域を備え、ドリフト領域は第２導電型であってドーパント濃度分布が周期的に変化するように配置された構成が開示されている（特許文献４）。第１導電型の基板に形成された第２導電型の中央部付近には、中央部から離れるに従って徐々にまたは段階的に減少する平均実効不純物密度とされた表面耐圧領域が設けられたラテラル・リデュースド表面電界型（ＲＥＳＵＲＦ）構成が開示されている（特許文献５）。第１導電型の基板に第２導電型のドリフト領域が設けられ、複数の第１導電型のドープ領域がドリフト領域の表面上に形成されることによって第２導電型のマルチ領域電界制限リングが形成された構成が開示されている（特許文献６）。
【先行技術文献】
【特許文献】
【０００６】
米国特許第８１０６４５１号公報
米国特許第６１６８９８３号公報
米国特許第６７２４０４１号公報
中国特許公開第１０２６９４００８号公報
中国特許公開第１１２４４０８号公報
中国特許公開第１１３７４５３０９号公報
【非特許文献】
【０００７】
D. R. Disney, A. K. Paul, M. Darwish, R. Basecki and V. Rumennik, “A New 800V Lateral MOSFET with Dual Conduction Paths,” International Symposium on Power Semiconductor Devices and Ics (ISPSD), pp. 399-402, 2001.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
通常、デバイスのオフ状態におけるブレークダウン電圧ＢＶｄｓｓとドレイン－ソース間のオン状態の抵抗Ｒｄｓｏｎとの間にはトレードオフの関係がある。ブレークダウン電圧ＢＶｄｓｓは、デバイスにおいて出力可能な電圧定格を決定する。オン抵抗Ｒｄｓｏｎは、デバイスの定格電流又は電力定格等を出力するために必要なデバイス面積を決定する。
【０００９】
ブレークダウン電圧ＢＶｄｓｓをより高くするようにデバイスを設計すると、多くの場合にオン抵抗Ｒｄｓｏｎが増加する。したがって、単位面積当たりの電流定格は小さくなる。例えば、デバイスのドリフト領域の長さを増加させる、又は、ドリフト領域内のドーパント濃度を減少させることによってブレークダウン電圧ＢＶｄｓｓを増加させることができるが、いずれの場合もオン抵抗Ｒｄｓｏｎを増加させる。そのため所望のオン抵抗Ｒｄｓｏｎを得るにはデバイス幅を大きくする必要がある。このようなオン抵抗Ｒｄｓｏｎの低減方法は、デバイス面積の増加を伴うためにデバイスの製造コストが高くなる。逆に、オン抵抗Ｒｄｓｏｎを減らすようにデバイスを設計すると、ブレークダウン電圧ＢＶｄｓｓが低下し、デバイスの動作電圧も低くなる。例えば、ドリフト領域のドーパント濃度を高くするとオン抵抗Ｒｄｓｏｎは小さくできるが、ブレークダウン電圧ＢＶｄｓｓも低下する。
【００１０】
また、複数のＲＥＳＵＲＦ領域を有するデバイス構造では、従来の単一のＲＥＳＵＲＦ領域を有するデバイス構造と比較して、オン抵抗Ｒｄｓｏｎとオフ状態のブレークダウン電圧ＢＶｄｓｓとの間のトレードオフを改善することができる。しかしながら、これらのＲＥＳＵＲＦ領域を有するデバイス構造を実現するためには、製造プロセスにおけるマスク数の増加、製造プロセスの複雑化、及びデバイス面積の増大に伴ってデバイスの製造コストの増加を招いている。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許