特許ウォッチ

公開番号2025030512
公報種別公開特許公報(A)
公開日2025-03-07
出願番号2023135870
出願日2023-08-23
発明の名称半導体装置
出願人三菱電機株式会社
代理人弁理士法人高田・高橋国際特許事務所
主分類H10D 12/00 20250101AFI20250228BHJP()
要約【課題】十分に損失を低減することができる半導体装置を得る。
【解決手段】第1の領域1aのトレンチ5は、第1のトレンチ5aと、第1のトレンチ5aを両側から挟む2つ以上の第2のトレンチ5bとを有する。2つ以上の第2のトレンチ5bに形成されたゲート電極7は、互いに接続され、第1のトレンチ5aに形成されたゲート電極7に接続されていない。第2の領域1bのトレンチ5に形成されたゲート電極7はエミッタ電極9に接続されている。第1の領域1aと第2の領域1bに挟まれた領域においてベース層3はエミッタ電極9に接続されている。
【選択図】図1
特許請求の範囲【請求項１】
互いに隣接する第１の領域と第２の領域を有する第１導電型の半導体基板と、
前記半導体基板の上面側に形成された第２導電型のベース層と、
前記ベース層の上面側に形成された第１導電型のソース層と、
前記半導体基板の上面側から前記ソース層及び前記ベース層を貫通する複数のトレンチの内部にゲート絶縁膜を介してそれぞれ形成された複数のゲート電極と、
前記半導体基板の上面に形成されたエミッタ電極と、
前記半導体基板の下面側に形成された第２導電型のコレクタ層と、
前記半導体基板の下面に形成されたコレクタ電極とを備え、
前記第１の領域の前記トレンチは、第１のトレンチと、前記第１のトレンチを両側から挟む２つ以上の第２のトレンチとを有し、
前記２つ以上の第２のトレンチに形成された前記ゲート電極は、互いに接続され、前記第１のトレンチに形成された前記ゲート電極に接続されず、
前記第２の領域の前記トレンチに形成された前記ゲート電極は前記エミッタ電極に接続され、
前記第１の領域と前記第２の領域に挟まれた領域において前記ベース層は前記エミッタ電極に接続されていることを特徴とする半導体装置。
続きを表示（約 1,300 文字）【請求項２】
ターンオフ時においてコントロールゲートトレンチの前記ゲート電極をアクティブトレンチの前記ゲート電極より早いタイミングでターンオフする制御部を更に備え、
前記第１のトレンチが前記アクティブトレンチであり、
前記第２のトレンチが前記コントロールゲートトレンチであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の領域において前記コントロールゲートトレンチの本数は前記アクティブトレンチの本数の３倍以上であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
ターンオン時においてコントロールゲートトレンチの前記ゲート電極をアクティブトレンチの前記ゲート電極より遅いタイミングでターンオンする制御部を更に備え、
前記第１のトレンチが前記アクティブトレンチであり、
前記第２のトレンチが前記コントロールゲートトレンチであることを特徴とする請求項１に記載の半導体装置。
【請求項５】
ターンオフ時においてコントロールゲートトレンチの前記ゲート電極をアクティブトレンチの前記ゲート電極より早いタイミングでターンオフする制御部を更に備え、
前記第１のトレンチが前記コントロールゲートトレンチであり、
前記第２のトレンチが前記アクティブトレンチであることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記第１の領域において前記アクティブトレンチの本数は前記コントロールゲートトレンチの本数の３倍以上であることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記半導体基板は第３の領域を有し、
前記第１の領域と前記第３の領域の間に前記第２の領域が配置され、
前記第３の領域に、前記コントロールゲートトレンチと、前記コントロールゲートトレンチを両側から挟む２つ以上のアクティブトレンチとが形成されていることを特徴とする請求項２～４の何れか１項に記載の半導体装置。
【請求項８】
前記半導体基板は第３の領域を有し、
前記第１の領域と前記第３の領域の間に前記第２の領域が配置され、
前記第３の領域に形成された前記アクティブトレンチの割合は、前記第１の領域に形成された前記アクティブトレンチの割合よりも大きいことを特徴とする請求項２～６の何れか１項に記載の半導体装置。
【請求項９】
前記半導体基板は第３の領域を有し、
前記第１の領域と前記第３の領域の間に前記第２の領域が配置され、
前記第３の領域に１つ以上の前記コントロールゲートトレンチが形成されていることを特徴とする請求項２～６の何れか１項に記載の半導体装置。
【請求項１０】
前記第２の領域に含まれる前記トレンチの本数は前記第１の領域に含まれる前記トレンチの本数以上であることを特徴とする請求項１～６の何れか１項に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
アクティブトレンチが３つ以上並ぶ第１の領域と、複数のダミートレンチが並ぶ第２の領域とが交互に設けられたマクロ間引き構造によりターンオン損失を低減する半導体装置が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特許第６７４３０２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のマクロ間引き構造の半導体装置ではマルチゲート駆動を考慮していなかったので十分に損失を低減できていないという課題があった。
【０００５】
本開示は、上述のような課題を解決するためになされたもので、その目的は十分に損失を低減することができる半導体装置を得るものである。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置は、互いに隣接する第１の領域と第２の領域を有する第１導電型の半導体基板と、前記半導体基板の上面側に形成された第２導電型のベース層と、前記ベース層の上面側に形成された第１導電型のソース層と、前記半導体基板の上面側から前記ソース層及び前記ベース層を貫通する複数のトレンチの内部にゲート絶縁膜を介してそれぞれ形成された複数のゲート電極と、前記半導体基板の上面に形成されたエミッタ電極と、前記半導体基板の下面側に形成された第２導電型のコレクタ層と、前記半導体基板の下面に形成されたコレクタ電極とを備え、前記第１の領域の前記トレンチは、第１のトレンチと、前記第１のトレンチを両側から挟む２つ以上の第２のトレンチとを有し、前記２つ以上の第２のトレンチに形成された前記ゲート電極は、互いに接続され、前記第１のトレンチに形成された前記ゲート電極に接続されず、前記第２の領域の前記トレンチに形成された前記ゲート電極は前記エミッタ電極に接続され、前記第１の領域と前記第２の領域に挟まれた領域において前記ベース層は前記エミッタ電極に接続されていることを特徴とする。
【発明の効果】
【０００７】
本開示では、マクロ間引き構造の第１の領域において第１のトレンチを両側から挟むように２つ以上の第２のトレンチを形成する。２つ以上の第２のトレンチのゲート電極は互いに接続され、第１のトレンチのゲート電極に接続されていない。また、第１の領域と第２の領域に挟まれた領域においてベース層はエミッタ電極に接続されている。例えばターンオフ時において第２のトレンチのゲート電極を第１のトレンチのゲート電極より早いタイミングでターンオフすることで、第２の領域の下方から第１の領域の下方へ流れるホールを、第２のトレンチのサイドを通ってエミッタ電極へ排出できるため、ターンオフ損失を低減することができる。この結果、十分に損失を低減することができる。
【図面の簡単な説明】
【０００８】
実施の形態１に係る半導体装置を示す断面図である。
実施の形態１に係る半導体装置の駆動を示す図である。
実施の形態１に係る半導体装置の変形例１を示す断面図である。
実施の形態１に係る半導体装置の変形例２を示す断面図である。
実施の形態１に係る半導体装置の変形例３を示す断面図である。
実施の形態１に係る半導体装置の変形例４を示す断面図である。
実施の形態２に係る半導体装置を示す断面図である。
実施の形態２に係る半導体装置の変形例を示す断面図である。
実施の形態３に係る半導体装置を示す断面図である。
実施の形態３に係る半導体装置の変形例１を示す断面図である。
実施の形態３に係る半導体装置の変形例２を示す断面図である。
実施の形態３に係る半導体装置の変形例３を示す断面図である。
実施の形態３に係る半導体装置の変形例４を示す断面図である。
実施の形態３に係る半導体装置の変形例５を示す断面図である。
実施の形態４に係る半導体装置を示す断面図である。
実施の形態４に係る半導体装置の変形例を示す断面図である。
実施の形態５に係る半導体装置を示す断面図である。
実施の形態５に係る半導体装置の変形例を示す断面図である。
【発明を実施するための形態】
【０００９】
実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１０】
以下の説明においてｎ及びｐは半導体の導電型を示し、第１導電型をｎ型、第２導電型をｐ型として説明するが、第１導電型をｐ型、第２導電型をｎ型としてもよい。また、ｎ
－
は不純物濃度がｎよりも低濃度であることを示し、ｎ
＋
は不純物濃度がｎよりも高濃度であることを示す。同様にｐ
＋
は不純物濃度がｐよりも高濃度であることを示す。なお、各実施の形態に係る半導体装置の特徴を適宜に組み合わせて、本発明の効果を高めても良い。
（【００１１】以降は省略されています）

関連特許