特許ウォッチ

公開番号2025021060
公報種別公開特許公報(A)
公開日2025-02-13
出願番号2023124759
出願日2023-07-31
発明の名称液晶表示装置及びその制御方法
出願人株式会社JVCケンウッド
代理人個人
主分類G09G 3/36 20060101AFI20250205BHJP(教育;暗号方法;表示;広告;シール)
要約【課題】画質の劣化を低減することが可能な液晶表示装置及びその制御方法を提供すること。
【解決手段】液晶表示装置は、複数のランプ信号をそれぞれ異なるシフト量でシフトさせて出力するランプ信号生成回路と、複数の画素の列数分の複数の映像信号、に対し、割り当てられるランプ信号のシフト量に応じた補正値をそれぞれ加算する信号処理回路と、信号処理回路によって処理された複数の映像信号を順次取り込む水平シフトレジスタと、水平シフトレジスタによって取り込まれた複数の映像信号を一斉に出力するラッチ回路と、階調カウンタと、ラッチ回路から出力された複数の映像信号の各々と、階調カウンタのカウント値と、が一致した場合に一致信号を出力する複数のコンパレータと、一致信号が出力されたコンパレータ、に対応する列の画素に、複数のランプ信号のうち画素に応じた何れかの電圧を出力する、スイッチ回路と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
２次元マトリクス状に配置された複数の画素を有する画像表示部と、
水平走査周期で電位が線形増加する複数のランプ信号をそれぞれ異なるシフト量でシフトさせて出力するランプ信号生成回路と、
１水平走査期間において用いられる、前記複数の画素の列数分の複数の映像信号、に対し、割り当てられるランプ信号のシフト量に応じた補正値をそれぞれ加算する信号処理回路と、
前記信号処理回路によって処理された前記複数の映像信号を順次取り込む水平シフトレジスタと、
前記水平シフトレジスタによって取り込まれた前記複数の映像信号を一斉に出力するラッチ回路と、
水平走査周期でカウントアップ動作を行う階調カウンタと、
前記ラッチ回路から出力された前記複数の映像信号の各々と、前記階調カウンタのカウント値と、が一致した場合に一致信号を出力する複数のコンパレータと、
前記複数のコンパレータのうち、一致信号が出力されたコンパレータ、に対応する列の画素に、当該一致信号が出力されたタイミングにおける、前記複数のランプ信号のうち当該画素に応じた何れかの電圧を出力する、スイッチ回路と、
を備えた、液晶表示装置。
続きを表示（約 1,400 文字）【請求項２】
前記ランプ信号生成回路は、前記複数のランプ信号のそれぞれの電位の線形増加開始のタイミングを異なるシフト量でシフトさせて出力する、
請求項１に記載の液晶表示装置。
【請求項３】
前記ランプ信号生成回路は、前記複数のランプ信号のそれぞれの線形増加開始時の電位を異なるシフト量でシフトさせて出力する、
請求項１に記載の液晶表示装置。
【請求項４】
２次元マトリクス状に配置された複数の画素を有する画像表示部と、
水平走査周期で電位が線形増加する第１及び第２ランプ信号をそれぞれ異なるシフト量でシフトさせて出力するランプ信号生成回路と、
１水平走査期間において用いられる、前記複数の画素の列数分の複数の映像信号、のうち、前記第１ランプ信号に対応する映像信号に対し、当該第１ランプ信号のシフト量に応じた補正値を加算し、且つ、前記第２ランプ信号に対応する映像信号に対し、当該第２ランプ信号のシフト量に応じた補正値を加算する信号処理回路と、
前記信号処理回路によって処理された前記複数の映像信号を順次取り込む水平シフトレジスタと、
前記水平シフトレジスタによって取り込まれた前記複数の映像信号を一斉に出力するラッチ回路と、
水平走査周期でカウントアップ動作を行う階調カウンタと、
前記ラッチ回路から出力された前記複数の映像信号の各々と、前記階調カウンタのカウント値と、が一致した場合に一致信号を出力する複数のコンパレータと、
前記複数のコンパレータのうち、一致信号が出力されたコンパレータ、に対応する列の画素に、当該一致信号が出力されたタイミングにおける、前記第１ランプ信号及び前記第２ランプ信号のうち当該画素に応じた何れかの電圧を出力する、スイッチ回路と、
を備えた、液晶表示装置。
【請求項５】
２次元マトリクス状に配置された複数の画素を有する画像表示部と、
水平走査周期で電位が線形増加する複数のランプ信号を出力するランプ信号生成回路と、
信号処理回路と、
前記信号処理回路によって処理された、前記複数の画素の列数分の複数の映像信号、を順次取り込む水平シフトレジスタと、
前記水平シフトレジスタによって取り込まれた前記複数の映像信号を一斉に出力するラッチ回路と、
水平走査周期でカウントアップ動作を行う階調カウンタと、
前記ラッチ回路から出力された前記複数の映像信号の各々と、前記階調カウンタのカウント値と、が一致した場合に一致信号を出力する複数のコンパレータと、
前記複数のコンパレータのうち、一致信号が出力されたコンパレータ、に対応する列の画素に、当該一致信号が出力されたタイミングにおける、前記複数のランプ信号のうち当該画素に応じた何れかの電圧を出力する、スイッチ回路と、
を備えた、液晶表示装置の制御方法であって、
前記ランプ信号生成回路において、前記複数のランプ信号をそれぞれ異なるシフト量でシフトし、
前記信号処理回路において、１水平走査期間において用いられる、前記複数の画素の列数分の複数の映像信号、に対し、割り当てられるランプ信号のシフト量に応じた補正値をそれぞれ加算する、
液晶表示装置の制御方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、液晶表示装置及びその制御方法に関し、画質の劣化を低減するのに適した液晶表示装置及びその制御方法に関する。
続きを表示（約 2,800 文字）【背景技術】
【０００２】
プロジェクタ装置等に搭載されるＬＣＯＳ（ＬｉｑｕｉｄＣｒｙｓｔａｌｏｎＳｉｌｉｃｏｎ）型の液晶表示装置には、画質の劣化を低減することが求められている。液晶表示装置に関する技術は、例えば、特許文献１に開示されている。
【０００３】
特許文献１に開示された液晶表示装置は、２次元マトリクス状に配置された複数の画素と、シフトレジスタ回路と、１ラインラッチ回路と、複数のコンパレータと、複数のアナログスイッチと、備える。シフトレジスタ回路は、複数の画素の列数分の複数の映像信号を順次取り込む。１ラインラッチ回路は、シフトレジスタによって取り込まれた複数の映像信号を同時に出力する。複数のコンパレータは、１ラインラッチ回路から出力された複数の映像信号のそれぞれと、階調カウンタのカウント値と、を比較して、両者が一致した時点でそれぞれ一致パルスを発生する。複数のアナログスイッチの各々は、対応するコンパレータから一致パルスを受け取った時点のランプ電圧をサンプリングして、対応する列の画素に出力する。
【０００４】
ここで、この液晶表示装置では、第１のランプ電圧の伝搬する給電線が偶数列の画素に対応する複数のアナログスイッチに接続され、第２のランプ電圧の伝搬する給電線が奇数列の画素に対応する複数のアナログスイッチに接続されている。それにより、この液晶表示装置は、同じ階調レベルの多数の映像信号のそれぞれが多数の画素に書き込まれる場合において、多数のアナログスイッチが同時にオンする場合でも、ランプ電圧の給電線一本当たりに加わる負荷の変動を抑制することができる。それにより、この液晶表示装置は、各ランプ電圧の変動（リンギング）を抑制することができるため、画質の劣化を低減することができる。
【先行技術文献】
【特許文献】
【０００５】
特開２０１２－２２６３８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示された液晶表示装置は、同じ階調レベルの多数の映像信号のそれぞれが多数の画素に書き込まれる場合において、多数のアナログスイッチが同時にオンする場合でも、ランプ電圧の給電線一本当たりに加わる負荷の変動を抑制することができるため、各ランプ電圧の変動（リンギング）を抑制することができるが、電源電圧の変動を抑制することができないため、充分に画質の劣化を低減することができない、という課題があった。
【０００７】
本開示は以上の点に鑑みなされたもので、画質の劣化を低減するのに適した液晶表示装置及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本開示の一態様にかかる液晶表示装置は、２次元マトリクス状に配置された複数の画素を有する画像表示部と、水平走査周期で電位が線形増加する複数のランプ信号をそれぞれ異なるシフト量でシフトさせて出力するランプ信号生成回路と、１水平走査期間において用いられる、前記複数の画素の列数分の複数の映像信号、に対し、割り当てられるランプ信号のシフト量に応じた補正値をそれぞれ加算する信号処理回路と、前記信号処理回路によって処理された前記複数の映像信号を順次取り込む水平シフトレジスタと、前記水平シフトレジスタによって取り込まれた前記複数の映像信号を一斉に出力するラッチ回路と、水平走査周期でカウントアップ動作を行う階調カウンタと、前記ラッチ回路から出力された前記複数の映像信号の各々と、前記階調カウンタのカウント値と、が一致した場合に一致信号を出力する複数のコンパレータと、前記複数のコンパレータのうち、一致信号が出力されたコンパレータ、に対応する列の画素に、当該一致信号が出力されたタイミングにおける、前記複数のランプ信号のうち当該画素に応じた何れかの電圧を出力する、スイッチ回路と、を備える。
【０００９】
本開示の一態様にかかる液晶表示装置は、２次元マトリクス状に配置された複数の画素を有する画像表示部と、水平走査周期で電位が線形増加する第１及び第２ランプ信号をそれぞれ異なるシフト量でシフトさせて出力するランプ信号生成回路と、１水平走査期間において用いられる、前記複数の画素の列数分の複数の映像信号、のうち、前記第１ランプ信号に対応する映像信号に対し、当該第１ランプ信号のシフト量に応じた補正値を加算し、且つ、前記第２ランプ信号に対応する映像信号に対し、当該第２ランプ信号のシフト量に応じた補正値を加算する信号処理回路と、前記信号処理回路によって処理された前記複数の映像信号を順次取り込む水平シフトレジスタと、前記水平シフトレジスタによって取り込まれた前記複数の映像信号を一斉に出力するラッチ回路と、水平走査周期でカウントアップ動作を行う階調カウンタと、前記ラッチ回路から出力された前記複数の映像信号の各々と、前記階調カウンタのカウント値と、が一致した場合に一致信号を出力する複数のコンパレータと、前記複数のコンパレータのうち、一致信号が出力されたコンパレータ、に対応する列の画素に、当該一致信号が出力されたタイミングにおける、前記第１ランプ信号及び前記第２ランプ信号のうち当該画素に応じた何れかの電圧を出力する、スイッチ回路と、を備える。
【００１０】
本開示の一態様にかかる液晶表示装置の制御方法は、２次元マトリクス状に配置された複数の画素を有する画像表示部と、水平走査周期で電位が線形増加する複数のランプ信号を出力するランプ信号生成回路と、信号処理回路と、前記信号処理回路によって処理された前記複数の映像信号を順次取り込む水平シフトレジスタと、前記水平シフトレジスタによって取り込まれた前記複数の映像信号を一斉に出力するラッチ回路と、水平走査周期でカウントアップ動作を行う階調カウンタと、前記ラッチ回路から出力された前記複数の映像信号の各々と、前記階調カウンタのカウント値と、が一致した場合に一致信号を出力する複数のコンパレータと、前記複数のコンパレータのうち、一致信号が出力されたコンパレータ、に対応する列の画素に、当該一致信号が出力されたタイミングにおける、前記複数のランプ信号のうち当該画素に応じた何れかの電圧を出力する、スイッチ回路と、を備えた、液晶表示装置の制御方法であって、前記ランプ信号生成回路において、前記複数のランプ信号をそれぞれ異なるシフト量でシフトし、前記信号処理回路において、１水平走査期間において用いられる、前記複数の画素の列数分の複数の映像信号、に対し、割り当てられるランプ信号のシフト量に応じた補正値をそれぞれ加算する。
【発明の効果】
（【００１１】以降は省略されています）

関連特許