特許ウォッチ

公開番号2025012770
公報種別公開特許公報(A)
公開日2025-01-24
出願番号2023115862
出願日2023-07-14
発明の名称半導体装置の製造方法
出願人三菱電機株式会社
代理人個人,個人
主分類H01L 21/66 20060101AFI20250117BHJP(基本的電気素子)
要約【課題】無効領域を低減しつつ被覆膜の剥離を抑制可能な技術を提供することを目的とする。
【解決手段】半導体装置の製造方法は、半導体構造体を準備する準備工程と、ダイシングライン領域にダイシングを行うダイシング工程とを含む。サイドモニタ電極の厚みは被覆膜の厚みより小さく、被覆膜とサイドモニタ電極との間の距離b[μm]と、平面視でのダイシングライン領域の延在方向におけるサイドモニタ電極の長さd[mm]との間に、15>b>1.15×d+6.88が成り立つ。
【選択図】図3
特許請求の範囲【請求項１】
半導体チップの終端領域と、平面視にて前記終端領域に隣接するダイシングライン領域とが規定された半導体構造体を準備する準備工程と、
前記ダイシングライン領域にダイシングを行うダイシング工程と
を備え、
前記半導体構造体は、
前記終端領域及び前記ダイシングライン領域が規定された半導体基板と、
前記ダイシングライン領域の前記半導体基板上に設けられたサイドモニタ電極と、
前記終端領域の前記半導体基板の上部から前記サイドモニタ電極の上部にわたって設けられたパッシベーション膜と、
前記終端領域の前記パッシベーション膜上に設けられた被覆膜と
を含み、
前記サイドモニタ電極の厚みは前記被覆膜の厚みより小さく、
前記被覆膜と前記サイドモニタ電極との間の距離ｂ［μｍ］と、平面視での前記ダイシングライン領域の延在方向における前記サイドモニタ電極の長さｄ［ｍｍ］との間に、１５＞ｂ＞１．１５×ｄ＋６．８８が成り立つ、半導体装置の製造方法。
続きを表示（約 970 文字）【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記距離ｂは７μｍ以上であり、前記長さｄは１００μｍよりも大きい、半導体装置の製造方法。
【請求項３】
請求項１または請求項２に記載の半導体装置の製造方法であって、
前記半導体構造体は、前記パッシベーション膜と前記半導体基板との間に設けられた１つ以上の絶縁膜をさらに含み、
前記パッシベーション膜及び前記被覆膜に、断面視で互いに嵌合し、前記絶縁膜の形状に対応する凹凸が設けられた、半導体装置の製造方法。
【請求項４】
請求項１または請求項２に記載の半導体装置の製造方法であって、
前記半導体構造体には、前記終端領域と前記ダイシングライン領域との間に余剰領域がさらに規定され、
前記半導体基板、前記パッシベーション膜及び前記被覆膜が前記余剰領域に設けられ、
前記半導体構造体は、前記パッシベーション膜と前記半導体基板との間に設けられた１つ以上の絶縁膜をさらに含み、
前記余剰領域のみに、かつ、前記パッシベーション膜及び前記被覆膜に、断面視で互いに嵌合し、前記絶縁膜の形状に対応する凹凸が設けられた、半導体装置の製造方法。
【請求項５】
請求項３に記載の半導体装置の製造方法であって、
前記絶縁膜のテーパー角が９０°未満である、半導体装置の製造方法。
【請求項６】
請求項１または請求項２に記載の半導体装置の製造方法であって、
前記半導体構造体は、前記パッシベーション膜と前記半導体基板との間に設けられた１つ以上の表面電極をさらに含み、
断面視における前記パッシベーション膜及び前記被覆膜に、断面視で互いに嵌合し、前記表面電極の形状に対応する凹凸が設けられた、半導体装置の製造方法。
【請求項７】
請求項１または請求項２に記載の半導体装置の製造方法であって、
前記半導体基板はＳｉＣからなる、半導体装置の製造方法。
【請求項８】
請求項１または請求項２に記載の半導体装置の製造方法であって、
前記準備工程は、前記被覆膜のパターンを形成する現像工程を含む、半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置の製造方法に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
終端領域に被覆膜が設けられた半導体チップが提案されている。このような半導体チップでは、現像液によって被覆膜を形成した後に、被覆膜に隣接する凹部に現像液が滞留する場合に、被覆膜が現像液によって剥離してしまうという問題がある。これに対して特許文献１には、被覆膜によって凹部を覆い、現像液の滞留を抑制することによって被覆膜の剥離を抑制する技術が提案されている。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０１４／０１３５８１号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ダイシングラインの近くに被覆膜を設けると、ブレードを用いたダイシングの際に被覆膜が噛み込む可能性がある。このため、被覆膜はダイシングラインから一定距離だけ離して設ける必要がある。しかしながら、特許文献１の技術のように開口部を設けると、被覆膜とダイシングラインとの間の距離を上記一定距離よりも大きくする必要がある。この結果、半導体基板における無効領域が大きくなり、半導体装置の製造コストが増大してしまうという問題があった。また、製造工程中の半導体チップの電気特性をモニタするためのサイドモニタ電極を設けると、半導体基板における無効領域が大きくなり、半導体装置の製造コストが増大してしまうという問題があった。
【０００５】
そこで、本開示は、上記のような問題点に鑑みてなされたものであり、無効領域を低減しつつ被覆膜の剥離を抑制可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置の製造方法は、半導体チップの終端領域と、平面視にて前記終端領域に隣接するダイシングライン領域とが規定された半導体構造体を準備する準備工程と、前記ダイシングライン領域にダイシングを行うダイシング工程とを備え、前記半導体構造体は、前記終端領域及び前記ダイシングライン領域が規定された半導体基板と、前記ダイシングライン領域の前記半導体基板上に設けられたサイドモニタ電極と、前記終端領域の前記半導体基板の上部から前記サイドモニタ電極の上部にわたって設けられたパッシベーション膜と、前記終端領域の前記パッシベーション膜上に設けられた被覆膜とを含み、前記サイドモニタ電極の厚みは前記被覆膜の厚みより小さく、前記被覆膜と前記サイドモニタ電極との間の距離ｂ［μｍ］と、平面視での前記ダイシングライン領域の延在方向における前記サイドモニタ電極の長さｄ［ｍｍ］との間に、１５＞ｂ＞１．１５×ｄ＋６．８８が成り立つ。
【発明の効果】
【０００７】
本開示によれば、サイドモニタ電極の厚みは被覆膜の厚みより小さく、被覆膜とサイドモニタ電極との間の距離ｂ［μｍ］と、平面視でのダイシングライン領域の延在方向におけるサイドモニタ電極の長さｄ［ｍｍ］との間に、１５＞ｂ＞１．１５×ｄ＋６．８８が成り立つ。このような構成によれば、無効領域を低減しつつ被覆膜の剥離を抑制することができる。
【図面の簡単な説明】
【０００８】
実施の形態１に係る半導体構造体の構成を示す平面図である。
実施の形態１に係る半導体構造体の構成を示す平面図である。
実施の形態１に係る半導体構造体の構成を示す断面図である。
実施の形態１に係る半導体構造体における実験結果を示す図である。
実施の形態２に係る半導体構造体の構成を示す断面図である。
実施の形態２に係る半導体構造体の構成を示す平面図である。
実施の形態２の変形例に係る半導体構造体の構成を示す平面図である。
実施の形態２の変形例に係る半導体構造体の構成を示す断面図である。
実施の形態２の変形例に係る半導体構造体の構成を示す断面図である。
【発明を実施するための形態】
【０００９】
以下、添付される図面を参照しながら実施の形態について説明する。以下の各実施の形態で説明される特徴は例示であり、すべての特徴は必ずしも必須ではない。また、以下に示される説明では、複数の実施の形態において同様の構成要素には同じまたは類似する符号を付し、異なる構成要素について主に説明する。また、以下に記載される説明において、「上」、「下」、「左」、「右」、「表」または「裏」などの特定の位置及び方向は、実際の実施時の位置及び方向とは必ず一致しなくてもよい。
【００１０】
＜実施の形態１＞
図１は、本実施の形態１に係る半導体構造体の構成を示す平面図である。半導体構造体は、半導体装置の製造工程途中の半導体構造体の準備工程において準備される。半導体構造体には、半導体チップ１１のセル構造領域１１ａ及び終端領域１１ｂと、ダイシングライン領域１２とが規定されている。
（【００１１】以降は省略されています）

関連特許