特許ウォッチ

公開番号2024154239
公報種別公開特許公報(A)
公開日2024-10-30
出願番号2023067969
出願日2023-04-18
発明の名称半導体装置
出願人株式会社デンソー
代理人弁理士法人快友国際特許事務所
主分類H01L 21/76 20060101AFI20241023BHJP(基本的電気素子)
要約【課題】IGBT領域とダイオード領域の間に境界領域を有する逆導通IGBTにおいて、スイッチング損失の増加を抑える技術を提供する。
【解決手段】逆導通IGBT1,2,3,4は、IGBT領域102と、ダイオード領域104と、IGBT領域102とダイオード領域104の間に位置する境界領域106と、を有する半導体基板10を備えている。半導体基板10は、境界領域106に設けられており、ドリフト層13の下方に配置されており、コレクタ電極22に接しているn型のn型境界層18を有している。n型境界層18は、コレクタ電極22にショットキー接触している。
【選択図】図2
特許請求の範囲【請求項１】
逆導通ＩＧＢＴ（１，２，３，４）であって、
ＩＧＢＴ領域（１０２）と、ダイオード領域（１０４）と、前記ＩＧＢＴ領域と前記ダイオード領域の間に位置する境界領域（１０６）と、を有する半導体基板（１０）と、
前記半導体基板の下面に設けられている下部電極（２２）と、
前記半導体基板の上面に設けられている上部電極（２４）と、を備えており、
前記半導体基板は、
前記ＩＧＢＴ領域と前記ダイオード領域と前記境界領域に亘って設けられている第１導電型のドリフト層（１３）と、
前記ＩＧＢＴ領域と前記ダイオード領域と前記境界領域に亘って設けられており、前記ドリフト層の上方に配置されている第２導電型のベース層（１４）と、
前記ＩＧＢＴ領域に設けられており、前記ベース層の上方に配置されており、前記上部電極に接している第１導電型のエミッタ層（１５）と、
前記ＩＧＢＴ領域に設けられており、前記ドリフト層の下方に配置されており、前記下部電極に接している第２導電型のコレクタ層（１１）と、
前記ダイオード領域に設けられており、前記ドリフト層の下方に配置されており、前記下部電極に接している第１導電型のカソード層（１７）と、
前記境界領域に設けられており、前記ドリフト層の下方に配置されており、前記下部電極に接している第１導電型の第１導電型境界層（１８）と、を有しており、
前記第１導電型境界層は、前記下部電極にショットキー接触している、逆導通ＩＧＢＴ。
続きを表示（約 740 文字）【請求項２】
前記第１導電型境界層の第１導電型不純物の濃度が前記ドリフト層の第１導電型不純物の濃度と同一である、請求項１に記載の逆導通ＩＧＢＴ。
【請求項３】
前記半導体基板は、
前記境界領域に設けられており、前記ドリフト層の下方に配置されており、前記下部電極に接している第２導電型の境界コレクタ層（１１１）、をさらに有している、請求項１に記載の逆導通ＩＧＢＴ。
【請求項４】
前記ベース層は、
前記ＩＧＢＴ領域に設けられている第１ベース層（１４ａ）と、
前記ダイオード領域及び前記境界領域に設けられている第２ベース層（１４ｂ）と、を有しており、
前記第２ベース層の第２導電型不純物の濃度が前記第１ベース層の第２導電型不純物の濃度よりも低い、請求項１に記載の逆導通ＩＧＢＴ。
【請求項５】
前記半導体基板は、
前記ＩＧＢＴ領域と前記ダイオード領域と前記境界領域に亘って設けられており、前記ベース層に埋設されている第１導電型のバリア層（２１）、をさらに有している、請求項１に記載の逆導通ＩＧＢＴ。
【請求項６】
前記ＩＧＢＴ領域に設けられており、前記半導体基板の上面から前記ベース層を貫通して前記ドリフト層に達するトレンチ内に設けられているトレンチゲート（３０）、をさらに備えている、請求項１に記載の逆導通ＩＧＢＴ。
【請求項７】
前記ダイオード領域と前記境界領域に設けられており、前記半導体基板の上面から前記ベース層を貫通して前記ドリフト層に達するトレンチ内に設けられているダミートレンチゲート（４０）、をさらに備えている、請求項１に記載の逆導通ＩＧＢＴ。

発明の詳細な説明【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置に関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
逆導通ＩＧＢＴ（Reverse Conducting Insulated Gate Bipolar Transistor）と称される種類の半導体装置の開発が進められている。この種の半導体装置が備える半導体基板は、ＩＧＢＴ構造が設けられているＩＧＢＴ領域と、ダイオード構造が設けられているダイオード領域と、を有している。ダイオード構造は、ＩＧＢＴ構造に対して逆並列に接続されており、リカバリ動作時にフリーホイーリングダイオードとして動作することができる。
【０００３】
この種の半導体装置では、リカバリ動作時において、ＩＧＢＴ領域のｐ型のベース層からダイオード領域のｎ型のカソード層に向けて斜め方向に正孔が注入される。ｐ型のベース層からｎ型のカソード層に向けて斜め方向に注入される正孔量が多くなると、リカバリ電流が増加し、リカバリ損失が増加する。このため、特許文献１に開示されるように、この種の半導体装置では、ＩＧＢＴ領域とダイオード領域の間に境界領域が設けられることがある。境界領域では、ｐ型のコレクタ層がＩＧＢＴ領域から延びて形成されている。これにより、ダイオード構造が境界領域に構成されないので、リカバリ動作時にｐ型のベース層からｎ型のカソード層に向けて斜め方向に注入される正孔量が抑制される。
【先行技術文献】
【特許文献】
【０００４】
特開２０２２－１５１９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
境界領域にｐ型のコレクタ層が設けられていると、ＩＧＢＴ構造がオンしているときに、境界領域のｐ型のコレクタ層から境界領域のｎ型のドリフト層に向けて正孔が注入される。境界領域のドリフト層に注入された正孔は、ＩＧＢＴ構造がターンオフしたときに、ＩＧＢＴ領域のｐ型のベース層に向けて斜め方向に移動し、ｐ型のベース層を介して排出される。このため、正孔が排出されるまでの時間が長くなり、テール電流の増加によってスイッチング損失が増加することが懸念される。
【０００６】
本明細書は、ＩＧＢＴ領域とダイオード領域の間に境界領域を有する逆導通ＩＧＢＴにおいて、スイッチング損失の増加を抑える技術を提供する。
【課題を解決するための手段】
【０００７】
本明細書が開示する半導体装置（１，２，３，４）は、逆導通ＩＧＢＴと称される種類の半導体装置であり、ＩＧＢＴ領域（１０２）と、ダイオード領域（１０４）と、前記ＩＧＢＴ領域と前記ダイオード領域の間に位置する境界領域（１０６）と、を有する半導体基板（１０）と、前記半導体基板の下面に設けられている下部電極（２２）と、前記半導体基板の上面に設けられている上部電極（２４）と、を備えていてもよい。前記半導体基板は、前記ＩＧＢＴ領域と前記ダイオード領域と前記境界領域に亘って設けられている第１導電型のドリフト層（１３）と、前記ＩＧＢＴ領域と前記ダイオード領域と前記境界領域に亘って設けられており、前記ドリフト層の上方に配置されている第２導電型のベース層（１４）と、前記ＩＧＢＴ領域に設けられており、前記ベース層の上方に配置されており、前記上部電極に接している第１導電型のエミッタ層（１５）と、前記ＩＧＢＴ領域に設けられており、前記ドリフト層の下方に配置されており、前記下部電極に接している第２導電型のコレクタ層（１１）と、前記ダイオード領域に設けられており、前記ドリフト層の下方に配置されており、前記下部電極に接している第１導電型のカソード層（１７）と、前記境界領域に設けられており、前記ドリフト層の下方に配置されており、前記下部電極に接している第１導電型の第１導電型境界層（１８）と、を有していてもよい。前記第１導電型境界層は、前記下部電極にショットキー接触していてもよい。ここで、「上方に配置されている」及び「下方に配置されている」とは、前記半導体基板の上下方向における２つの半導体層の位置関係のみを特定するものであり、例えば２つの半導体層が接するように配置されていてもよく、２つの半導体層の間に他の半導体層が介在していてもよい。
【０００８】
上記逆導通ＩＧＢＴでは、前記半導体基板の前記境界領域に、前記下部電極にショットキー接触する前記第１導電型境界層が設けられている。前記下部電極と前記第１導電型境界層の間のショットキー接触は、リカバリ電流を妨げる障壁を形成する。このため、上記逆導通ＩＧＢＴでは、リカバリ動作時に、リカバリ電流を流すダイオード構造が前記境界領域に構成されないので、前記ＩＧＢＴ領域の前記ベース層から前記ダイオード領域の前記カソード層に向けて斜め方向に注入されるキャリア量が抑制される。さらに、上記逆導通ＩＧＢＴでは、前記半導体基板の前記境界領域に前記第１導電型境界層が設けられているので、前記ＩＧＢＴ領域のＩＧＢＴ構造がオンしているときに、前記境界領域の前記ドリフト層に注入されるキャリア量が抑制される。このため、上記逆導通ＩＧＢＴでは、スイッチング損失の増加が抑えられる。
【図面の簡単な説明】
【０００９】
本実施形態の半導体装置の平面図であって、ＩＧＢＴ領域とダイオード領域と境界領域のレイアウトを説明するための平面図を模式的に示す。
本実施形態の半導体装置の素子領域に区画されたＩＧＢＴ領域とダイオード領域と境界領域を含む要部断面図であって、図１のＩＩ－ＩＩ線に対応した位置の要部断面図を模式的に示す。
本実施形態の半導体装置の変形例の素子領域に区画されたＩＧＢＴ領域とダイオード領域と境界領域を含む要部断面図であって、図１のＩＩ－ＩＩ線に対応した位置の要部断面図を模式的に示す。
本実施形態の半導体装置の変形例の素子領域に区画されたＩＧＢＴ領域とダイオード領域と境界領域を含む要部断面図であって、図１のＩＩ－ＩＩ線に対応した位置の要部断面図を模式的に示す。
本実施形態の半導体装置の変形例の素子領域に区画されたＩＧＢＴ領域とダイオード領域と境界領域を含む要部断面図であって、図１のＩＩ－ＩＩ線に対応した位置の要部断面図を模式的に示す。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本実施形態の半導体装置について説明する。なお、図示明瞭化を目的として、繰り返し配置される構成要素についてはその１つの構成要素にのみ符号を付し、他の構成要素に符号を付すのを省略する。
（【００１１】以降は省略されています）

関連特許