特許ウォッチ

公開番号2025019475
公報種別公開特許公報(A)
公開日2025-02-07
出願番号2023123107
出願日2023-07-28
発明の名称集合基板及び集合基板の帯電防止方法
出願人株式会社デンソー
代理人名古屋国際弁理士法人
主分類H05K 1/02 20060101AFI20250131BHJP(他に分類されない電気技術)
要約【課題】複数の回路基板を備えた集合基板において、各回路基板へ電子部品を実装して実装基板を製造する際の製造効率を低下させることなく、各回路基板に静電気が帯電するのを防止できるようにする。
【解決手段】集合基板2は、絶縁基板と導電性の金属層とを積層した基板にて構成され、金属層により電気回路の配線パターンが形成された複数の回路基板21～28と、複数の回路基板の周囲に配置された捨て基板30と、これらを分割可能に連結する連結部41～48とを備える。連結部には、各回路基板のグラウンドパターン51～58を捨て基板の金属層に接続する接続用配線パターン61～68が形成され、捨て基板には、その金属層を共通アースとして外部装置に接続するための接続端子部70が設けられている。
【選択図】図2
特許請求の範囲【請求項１】
絶縁基板（４，６，８）と該絶縁基板に積層された導電性の金属層（１２，１４，１６，１８）とを有する一枚の基板にて構成され、
前記金属層により電気回路の配線パターンが形成された複数の回路基板（２１～２８）と、
前記複数の回路基板の周囲に配置された捨て基板（３０）と、
前記複数の回路基板と前記捨て基板とを分割可能に連結する連結部（４１～４８）と、
を備えた集合基板であって、
前記連結部には、前記複数の回路基板の前記配線パターンのうち、前記電気回路のグラウンド電位となるグラウンドパターン（５１～５８）から延びる前記金属層により、前記複数の回路基板の前記グラウンドパターンを前記捨て基板の前記金属層に接続する、複数の接続用配線パターン（６１～６８）が形成されており、
前記捨て基板において、前記接地用配線パターンに接続される前記金属層には、前記複数の回路基板の共通アースとして外部装置に接続するための接続端子部（７０）が設けられている、集合基板。
続きを表示（約 640 文字）【請求項２】
請求項１に記載の集合基板であって、
当該集合基板は、複数の前記絶縁基板と前記金属層とが交互に積層された多層基板にて構成されており、
前記複数の回路基板において、前記絶縁基板の間に積層される前記金属層の１つは、当該回路基板の全面で前記グラウンドパターンとなるベタグラウンドであり、
前記複数の接続用配線パターンは、前記捨て基板において前記ベタグラウンドと同層の前記金属層と、前記複数の回路基板の前記ベタグラウンドとをそれぞれ接続するよう構成されている、集合基板。
【請求項３】
請求項２に記載の集合基板であって、
前記捨て基板には、前記複数の回路基板にそれぞれ電子部品を実装して複数の実装基板を製造する際に、前記集合基板を位置決めするための位置決め穴（８０）が設けられており、
前記位置決め穴の内壁は、金属メッキされることにより、前記接続端子部を構成するスルーホールとして構成されている、集合基板。
【請求項４】
請求項１～請求項３の何れか１項に記載の集合基板を構成する前記複数の回路基板に、それぞれ、電子部品を実装して、複数の実装基板を製造する製造工程において、
前記集合基板の前記接続端子部に、製造装置のアース電極（９０）を接続して、前記複数の回路基板の前記グラウンドパターンを同時に接地することにより、前記複数の回路基板が静電気により帯電するのを防止する、集合基板の帯電防止方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、複数の回路基板を備えた集合基板及び集合基板の帯電防止方法に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
例えば、特許文献１には、回路基板に電子部品を実装させた実装基板を検査する際、回路基板表面のアース用のランドや筺体取付け用のパターン等のアース部分にアース用プローブピンを当接させることで、回路基板のアース部分を接地することが記載されている。
【０００３】
つまり、特許文献１に記載の検査装置は、アース用プローブピンを使って、回路基板のアース部分を接地することで、回路基板の検査時に発生する静電気に起因した不要な電圧や電流により、実装基板が静電気破壊するのを防止するようにされている。
【先行技術文献】
【特許文献】
【０００４】
特開平１１－２４２０６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の技術は、実装基板を検査する際に、実装基板が静電気破壊するのを防止する技術であるが、静電気破壊は、回路基板に電子部品を実装させて実装基板を製造する際にも発生する。このため、特許文献１に記載の技術は、実装基板の製造装置においても適用できる。
【０００６】
ところで、回路基板は、集合基板として、１枚の基板を使って複数同時に作製されることがある。この場合、実装基板を製造する製造工程では、集合基板の状態で、複数の回路基板に電子部品を実装することが行われる。従って、特許文献１に記載の技術を使って、静電気破壊を防止するには、集合基板を構成する複数の回路基板ごとに、アース用プローブピンを使って接地する必要がある。しかし、このようにすると、回路基板ごとに、アース用プローブピンの位置や回路基板への付勢力を調整する必要があり、その調整作業に手間がかかるという問題がある。特に、集合基板においては、回路基板に実装する電子部品の種類や電子部品の実装面などによって、複数の製造工程が設定され、調整作業も各製造工程ごとに行う必要があるため、実装基板の製造効率が低下する。
【０００７】
本開示の１つの局面は、複数の回路基板を備えた集合基板において、各回路基板へ電子部品を実装して実装基板を製造する際の製造効率を低下させることなく、各回路基板に静電気が帯電するのを防止できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
本開示の１局面の集合基板（２）は、絶縁基板（４，６，８）と絶縁基板に積層された導電性の金属層（１２，１４，１６，１８）とを有する一枚の基板にて構成されている。また、集合基板は、金属層により電気回路の配線パターンが形成された複数の回路基板（２１～２８）と、複数の回路基板の周囲に配置された捨て基板（３０）と、複数の回路基板と捨て基板とを分割可能に連結する連結部（４１～４８）と、を備える。
【０００９】
連結部には、複数の接続用配線パターン（６１～６８）が形成されている。この複数の接続用配線パターンは、複数の回路基板の配線パターンのうち、電気回路のグラウンド電位となるグラウンドパターン（５１～５８）から延びる金属層にて形成されている。そして、この複数の接続用配線パターンは、複数の回路基板のグラウンドパターンを、捨て基板の金属層に接続する。
【００１０】
また、捨て基板において、接地用配線パターンに接続される金属層には、複数の回路基板の共通アースとして、外部装置に接続するための接続端子部（７０）が設けられている。
（【００１１】以降は省略されています）

関連特許