特許ウォッチ

公開番号2025008532
公報種別公開特許公報(A)
公開日2025-01-20
出願番号2023110773
出願日2023-07-05
発明の名称半導体装置
出願人株式会社デンソー
代理人個人,個人,個人
主分類H01L 25/07 20060101AFI20250109BHJP(基本的電気素子)
要約【課題】並列接続された複数の半導体素子を備える半導体装置において発振を抑制すること。
【解決手段】半導体装置21は、配線を有する基板40と、ドレイン電極31が共通の配線に接合されて互いに並列接続された複数の半導体素子30と、金属板材100を備えている。金属板材100は、並列接続された複数の半導体素子30のソース電極32を短絡している。金属板材100により短絡しているため、ソース電極32間の寄生インダクタンスが小さい。よって、半導体素子30間、つまり並列回路において発振が生じるのを抑制することができる。
【選択図】図67
特許請求の範囲【請求項１】
配線（４２）を有する基板（４０）と、
第１主電極（３１）と、前記第１主電極とは反対の面に設けられた第２主電極（３２）と、前記第２主電極と同一面に設けられたパッド（３３）と、をそれぞれ有し、前記第１主電極が共通の前記配線に接合された複数の半導体素子（３０）と、
複数の前記半導体素子の前記第２主電極同士を短絡する金属部材（８０，１００，１０１）と、
を備える、半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記金属部材は、金属板材である、請求項１に記載の半導体装置。
【請求項３】
前記金属部材は、ボンディングワイヤである、請求項１に記載の半導体装置。
【請求項４】
配線（４２）を有する基板（４０）と、
第１主電極（３１）と、前記第１主電極とは反対の面に設けられた第２主電極（３２）と、前記第２主電極と同一面に設けられたゲートパッド（３３Ｇ）と、をそれぞれ有し、前記第１主電極が共通の前記配線に接合された複数の半導体素子（３０）と、
前記ゲートパッドに電気的に接続されるゲート配線に設けられ、フェライトビーズまたはバランス抵抗を含む受動部品（１０３）と、
を備え、
複数の前記半導体素子は、配置の近いもの同士で集約されて前記半導体素子の数よりも少ないグループ（３０１Ｈ，３０１Ｌ，３０２Ｈ，３０２Ｌ）に分けられており、
前記グループごとに前記受動部品が設けられている、半導体装置。
【請求項５】
ゲート端子（６２Ｇ）を備え、
前記配線は、前記ゲートパッドと前記ゲート端子とを電気的に中継する前記ゲート配線（４２５Ｇ，４２６Ｇ）を含み、
前記受動部品は、前記ゲート配線に実装されている、請求項４に記載の半導体装置。
【請求項６】
配線（４２）を有する絶縁基板（４０）と、
第１主電極（３１）と、前記第１主電極とは反対の面に設けられた第２主電極（３２）と、前記第２主電極と同一面に設けられたゲートパッド（３３Ｇ）と、をそれぞれ有し、前記第１主電極が共通の前記配線に接合された複数の半導体素子（３０）と、
ゲート端子（６２Ｇ）と、
前記ゲートパッドと前記ゲート端子とを電気的に中継するゲート配線を提供するプリント基板（１０４）と、
フェライトビーズまたはバランス抵抗を含み、前記プリント基板に実装されて前記ゲート配線のインピーダンスを調整する受動部品（１０３）と、を備える、半導体装置。
【請求項７】
前記プリント基板は、前記絶縁基板に実装されている、請求項６に記載の半導体装置。
【請求項８】
前記半導体素子の前記第２主電極に接合された金属部材（１００）を備え、
前記プリント基板は、前記金属部材上に配置されている、請求項６に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
この明細書における開示は、半導体装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
特許文献１は、半導体装置を開示している。先行技術文献の記載内容は、この明細書における技術的要素の説明として、参照により援用される。
【先行技術文献】
【特許文献】
【０００３】
特開２００２－１５３０７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１では、基板に複数のＩＧＢＴ（半導体素子）が実装されている。複数の半導体素子のコレクタ電極（第１主電極）は共通の配線に接合されている。エミッタ電極（第２主電極）は、導体ワイヤ（ボンディングワイヤ）および中継用の配線を介して互いに接続されている。並列接続された複数の半導体素子において、エミッタ電極間の寄生インダクタンスが大きい。複数の半導体素子間において発振が生じる虞がある。上記した観点において、または言及されていない他の観点において、半導体装置にはさらなる改良が求められている。
【０００５】
開示されるひとつの目的は、並列接続された複数の半導体素子を備える半導体装置において発振を抑制することにある。
【課題を解決するための手段】
【０００６】
開示のひとつの態様は、半導体装置であって、
配線（４２）を有する基板（４０）と、
第１主電極（３１）と、第１主電極とは反対の面に設けられた第２主電極（３２）と、第２主電極と同一面に設けられたパッド（３３）と、をそれぞれ有し、第１主電極が共通の配線に接合された複数の半導体素子（３０）と、
複数の半導体素子の第２主電極同士を短絡する金属部材（８０，１００，１０１）と、
を備える。
【０００７】
開示の半導体装置によれば、複数の半導体素子の第２主電極が、金属部材によって短絡（ショート）している。つまり、第２主電極間の寄生インダクタンスが小さい。よって、複数の半導体素子間において発振が生じるのを抑制することができる。
【０００８】
開示の他のひとつの態様は、半導体装置であって、
配線（４２）を有する基板（４０）と、
第１主電極（３１）と、第１主電極とは反対の面に設けられた第２主電極（３２）と、第２主電極と同一面に設けられたゲートパッド（３３Ｇ）と、をそれぞれ有し、第１主電極が共通の配線に接合された複数の半導体素子（３０）と、
ゲートパッドに電気的に接続されるゲート配線に設けられ、フェライトビーズまたはバランス抵抗を含む受動部品（１０３）と、
を備え、
複数の半導体素子は、配置の近いもの同士で集約されて半導体素子の数よりも少ないグループ（３０１Ｈ，３０１Ｌ，３０２Ｈ，３０２Ｌ）に分けられており、
グループごとに受動部品が設けられている。
【０００９】
開示の半導体装置によれば、ゲート配線に受動部品であるフェライトビーズまたはバランス抵抗を設けるため、ゲート配線のインピーダンスが大きい。よって、複数の半導体素子間において発振が生じるのを抑制することができる。複数の半導体素子を配置の近いもの同士でグループ化し、グループごとに受動部品を設けるため、受動部品の数を低減することができる。
【００１０】
開示の他のひとつの態様は、半導体装置であって、
配線（４２）を有する絶縁基板（４０）と、
第１主電極（３１）と、第１主電極とは反対の面に設けられた第２主電極（３２）と、第２主電極と同一面に設けられたゲートパッド（３３Ｇ）と、をそれぞれ有し、第１主電極が共通の配線に接合された複数の半導体素子（３０）と、
ゲート端子（６２Ｇ）と、
ゲートパッドとゲート端子とを電気的に中継するゲート配線を提供するプリント基板（１０４）と、
フェライトビーズまたはバランス抵抗を含み、プリント基板に実装されてゲート配線のインピーダンスを調整する受動部品（１０３）と、を備える。
（【００１１】以降は省略されています）

関連特許