TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2025102179
公報種別
公開特許公報(A)
公開日
2025-07-08
出願番号
2023219479
出願日
2023-12-26
発明の名称
半導体装置
出願人
株式会社デンソー
,
トヨタ自動車株式会社
,
株式会社ミライズテクノロジーズ
代理人
弁理士法人 快友国際特許事務所
主分類
H10D
30/66 20250101AFI20250701BHJP()
要約
【課題】半導体装置の閾値電圧のばらつきを抑えるために、ボディ領域とソース領域のpn接合界面の深さのばらつきを抑えるための技術が必要である。
【解決手段】半導体層10の第1主面10aからソース領域18とボディ領域16を含む深さにおいて半導体層10の厚み方向に沿って計測されるn型不純物の濃度分布は、少なくとも1つのn型ピーク濃度範囲180a,180bを有している。ボディ領域16とソース領域16のpn接合界面におけるn型不純物の濃度は、ボディ領域16に最も近いn型ピーク濃度範囲180aのn型ピーク濃度が7分の1に減衰する濃度よりも高い。
【選択図】図1
特許請求の範囲
【請求項1】
半導体装置(1)であって、
第1主面(10a)と第2主面(10b)を有する半導体層(10)と、
前記半導体層の前記第1主面から前記第2主面に向けて延びるトレンチ(TR1)内に設けられているトレンチゲート(30)と、を備えており、
前記半導体層は、
前記トレンチゲートの側面に接する第1導電型のボディ領域(16)と、
前記ボディ領域の上面に接するとともに前記トレンチゲートの側面に接する第2導電型のソース領域(18)と、を有しており、
前記半導体層の前記第1主面から前記ソース領域と前記ボディ領域を含む深さにおいて前記半導体層の厚み方向に沿って計測される第2導電型不純物の濃度分布は、少なくとも1つの第2導電型ピーク濃度範囲(180a,180b)を有しており、
前記ボディ領域と前記ソース領域のpn接合界面における前記第2導電型不純物の濃度は、前記ボディ領域に最も近い第2導電型ピーク濃度範囲(180a)の第2導電型ピーク濃度が7分の1に減衰する濃度よりも高い、半導体装置。
続きを表示(約 880 文字)
【請求項2】
前記第2導電型不純物が窒素である、請求項1に記載の半導体装置。
【請求項3】
前記第2導電型不純物の濃度分布は、複数の第2導電型ピーク濃度範囲を有しており、
前記ボディ領域と前記ソース領域の前記pn接合界面では、前記ボディ領域に最も近い第2導電型ピーク濃度範囲から減衰するテール範囲の前記第2導電型不純物の濃度が、他のいずれの第2導電型ピーク濃度範囲から減衰するテール範囲の前記第2導電型不純物の濃度よりも高い、請求項1に記載の半導体装置。
【請求項4】
前記半導体層の前記第1主面から前記ソース領域と前記ボディ領域を含む深さにおいて前記半導体層の厚み方向に沿って計測される第1導電型不純物の濃度分布は、少なくとも1つの第1導電型ピーク濃度範囲(160)を有しており、
前記ボディ領域に最も近い前記第2導電型ピーク濃度範囲の前記第2導電型ピーク濃度は、前記第1導電型ピーク濃度範囲の第1導電型ピーク濃度よりも高く、
前記ボディ領域と前記ソース領域の前記pn接合界面における前記第1導電型不純物の濃度は、前記第1導電型ピーク濃度範囲の前記第1導電型ピーク濃度である、請求項1に記載の半導体装置。
【請求項5】
前記半導体層の前記第1主面から前記ソース領域と前記ボディ領域を含む深さにおいて前記半導体層の厚み方向に沿って計測される第1導電型不純物の濃度分布は、少なくとも1つの第1導電型ピーク濃度範囲(160)を有しており、
前記ボディ領域に最も近い前記第2導電型ピーク濃度範囲の前記第2導電型ピーク濃度は、前記第1導電型ピーク濃度範囲の第1導電型ピーク濃度よりも低く、
前記ボディ領域と前記ソース領域の前記pn接合界面における前記第2導電型不純物の濃度は、前記第2導電型ピーク濃度範囲の前記第2導電型ピーク濃度である、請求項1に記載の半導体装置。
【請求項6】
前記半導体層の材料が炭化珪素である、請求項1~5のいずれか一項に記載の半導体装置。
発明の詳細な説明
【技術分野】
【0001】
本明細書が開示する技術は、半導体装置に関する。
続きを表示(約 2,700 文字)
【背景技術】
【0002】
特許文献1は、トレンチゲートを備えた半導体装置を開示する。トレンチゲートの側面にはp型のボディ領域とn型のソース領域が接している。トレンチゲートの側面に接するボディ領域にチャネルが形成され、そのチャネルを介して電流が流れる。トレンチゲートに印加する電圧に応じてチャネルを流れる電流が制御される。このため、トレンチゲートを備えた半導体装置の閾値電圧は、ボディ領域の厚みに依存する。
【先行技術文献】
【特許文献】
【0003】
特開2010-21175号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ボディ領域とソース領域のpn接合界面の深さのばらつきが増加すると、ボディ領域の厚みのばらつきも増加し、この結果、半導体装置の閾値電圧のばらつきが増加する。このため、半導体装置の閾値電圧のばらつきを抑えるためには、ボディ領域とソース領域のpn接合界面の深さのばらつきを抑えるための技術が必要である。
【課題を解決するための手段】
【0005】
本明細書が開示する半導体装置は、第1主面(10a)と第2主面(10b)を有する半導体層(10)と、半導体層の第1主面から第2主面に向けて延びるトレンチ(TR1)内に設けられているトレンチゲート(30)と、を備えていてもよい。半導体層は、トレンチゲートの側面に接する第1導電型のボディ領域(16)と、ボディ領域の上面に接するとともにトレンチゲートの側面に接する第2導電型のソース領域(18)と、を有していてもよい。半導体層の第1主面からソース領域とボディ領域を含む深さにおいて半導体層の厚み方向に沿って計測される第2導電型不純物の濃度分布は、少なくとも1つの第2導電型ピーク濃度範囲(180a,180b)を有していてもよい。ボディ領域とソース領域のpn接合界面における第2導電型不純物の濃度は、ボディ領域に最も近い第2導電型ピーク濃度範囲(180a)の第2導電型ピーク濃度が7分の1に減衰する濃度よりも高くてもよい。
【0006】
本発明者らの検討によると、ソース領域を形成するために導入された第2導電型不純物の濃度は、第2導電型ピーク濃度範囲から減衰するテール範囲のうち第2導電型ピーク濃度に対して7分の1よりも大きく減衰する範囲において、ばらつきが顕著に増加することが分かってきた。このため、ソース領域を形成するために導入された第2導電型不純物がこのような減衰範囲においてボディ領域との間でpn接合を形成すると、そのpn接合界面の深さのばらつきが増加し、ボディ領域の厚みのばらつきも増加し、その結果、半導体装置の閾値電圧のばらつきも増加することが分かってきた。上記半導体装置では、ボディ領域とソース領域のpn接合界面における第2導電型不純物の濃度が、第2導電型ピーク濃度範囲の第2導電型ピーク濃度が7分の1に減衰する濃度よりも高い。このため、ボディ領域とソース領域のpn接合界面の深さのばらつきが抑えられるので、ボディ領域の厚みのばらつきも抑えられ、その結果、半導体装置の閾値電圧のばらつきも抑えられる。
【図面の簡単な説明】
【0007】
半導体装置の要部断面図であり、半導体装置の単位セルに対応した要部断面図を模式的に示す図である。
半導体層の第1主面からソース領域とボディ領域を含む深さにおいて半導体層の厚み方向に沿って計測される不純物の濃度分布の一例を示す図である。
pn接合界面におけるn型不純物の濃度の減衰率とpn接合界面のばらつき度の関係を示す図である。
図1の半導体装置を製造する一工程における半導体層の要部断面図を模式的に示す図である。
図1の半導体装置を製造する一工程における半導体層の要部断面図を模式的に示す図である。
図1の半導体装置を製造する一工程における半導体層の要部断面図を模式的に示す図である。
図1の半導体装置を製造する一工程における半導体層の要部断面図を模式的に示す図である。
図1の半導体装置を製造する一工程における半導体層の要部断面図を模式的に示す図である。
図1の半導体装置を製造する一工程における半導体層の要部断面図を模式的に示す図である。
半導体層の第1主面からソース領域とボディ領域を含む深さにおいて半導体層の厚み方向に沿って計測される不純物の濃度分布の一例を示す図である。
半導体層の第1主面からソース領域とボディ領域を含む深さにおいて半導体層の厚み方向に沿って計測される不純物の濃度分布の一例を示す図である。
【発明を実施するための形態】
【0008】
図1に示されるように、半導体装置1は、nチャネル型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)と称される種類の半導体装置であり、第1主面10aと第2主面10bを有する半導体層10と、半導体層10の第2主面10bを被覆するドレイン電極22と、半導体層10の第1主面10aを被覆するソース電極24と、半導体層10の上層部に設けられているトレンチゲート30と、を備えている。ここで、第1主面10aと第2主面10bは、半導体層10の表面のうち平行な関係で延びている一対の面であり、半導体層10の厚み方向(この例では、紙面上下方向)に直交する面である。半導体層10は、n
+
型のドレイン領域11と、n
-
型のドリフト領域12と、n型のJFET領域14と、p型のボディ領域16と、n型の下部ソース部分18a及びn
+
型の上部ソース部分18bを含むソース領域18と、を有している。半導体層10の材料は、炭化珪素(SiC)である。
【0009】
ドレイン領域11は、半導体層10の下層部に設けられており、半導体層10の第2主面10bに露出する位置に設けられている。ドレイン領域11は、n型不純物を高濃度に含んでおり、ドレイン電極22にオーミック接触している。
【0010】
ドリフト領域12は、ドレイン領域11の上面に接して設けられており、ドレイン領域11とJFET領域14の間に配置されている。ドリフト領域12は、ドレイン領域11の上面からエピタキシャル成長して形成されており、n型不純物の濃度が半導体層10の厚み方向に略一定である。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
他の特許を見る