特許ウォッチ

公開番号2024135834
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023046717
出願日2023-03-23
発明の名称光制御デバイスおよびその製造方法
出願人日本放送協会
代理人弁理士法人磯野国際特許商標事務所
主分類G02F 1/295 20060101AFI20240927BHJP(光学)
要約【課題】導波路を半導体集積回路上に備え配線を容易にした小型な光制御デバイスを提供する。
【解決手段】光制御デバイス1は、複数の駆動回路31にそれぞれ導通した複数の下部電極33を有し半導体集積回路からなる位相制御部駆動回路部30と、位相制御部駆動回路部30の上に搭載された光フェーズドアレイ2とを備え、光フェーズドアレイ2は、複数のSi₃N₄導波路8aと、複数のEOポリマー導波路9と、Si₃N₄導波路8aの延長線上に設けられたSi₃N₄導波路8bと、複数の下部電極33に共通に形成された上部電極35とを有し、EOポリマー導波路9とSi₃N₄導波路8a,8bとは高さが異なり、EOポリマー導波路9とSi₃N₄8a,8bとが平面視において重なる領域を有し、複数の下部電極33は、Si₃N₄導波路8aとSi₃N₄導波路8bとの間の領域に高さを異ならせてEOポリマー導波路9に沿ってそれぞれ形成されている。
【選択図】図1
特許請求の範囲【請求項１】
光フェーズドアレイを駆動する複数の駆動回路が埋め込まれ前記複数の駆動回路にそれぞれ導通した複数の第１電極を有し半導体集積回路からなる位相制御部駆動回路部と、
前記位相制御部駆動回路部の上に搭載された光フェーズドアレイと、を備え、
前記光フェーズドアレイは、
複数の入力側無機導波路を有し入射光を複数チャンネルに分離する光分離部と、
複数チャンネルに分離された光を導波する複数のＥＯポリマー導波路を有する位相制御部と、
複数の入力側無機導波路の延長線上に複数の出力側無機導波路をそれぞれ有し位相制御された光を導波するマルチ光導波路部と、
前記複数の第１電極のそれぞれに高さを異ならせて平面視において重なるように前記位相制御部の上に形成された共通の第２電極と、を有し、
前記ＥＯポリマー導波路の高さと、前記入力側無機導波路および出力側無機導波路の高さと、は異ならせて、前記ＥＯポリマー導波路と、前記入力側無機導波路および出力側無機導波路と、が平面視において重なる領域を有し、
前記位相制御部駆動回路部において前記複数の第１電極は、前記入力側無機導波路と前記出力側無機導波路との間の領域に、高さを異ならせて前記ＥＯポリマー導波路に沿ってそれぞれ形成されていることを特徴とする光制御デバイス。
続きを表示（約 1,700 文字）【請求項２】
前記入力側無機導波路および出力側無機導波路のコアは、Ｓｉ
3
Ｎ
4
で形成されていることを特徴とする請求項１に記載の光制御デバイス。
【請求項３】
半導体集積回路からなる位相制御部駆動回路部と、光フェーズドアレイと、が一体に形成された光制御デバイスの製造方法であって、
複数の駆動回路が埋め込まれ、前記複数の駆動回路にそれぞれ導通した複数の第１電極を有する駆動回路基板を形成する工程と、
半導体集積回路の耐熱温度を超える温度で、犠牲基板の上に無機材料からなる膜を成膜する工程と、
前記無機材料からなる膜をパターニングして入力側無機導波路と、前記入力側無機導波路の延長線上に配置された出力側無機導波路と、の組を複数備える導波路基板を形成する工程と、
前記入力側無機導波路と前記出力側無機導波路との間の領域に前記第１電極が平面視において重なるように、前記駆動回路基板と前記導波路基板とを接合する工程と、
前記犠牲基板を除去して露出させた表面に、前記入力側無機導波路と前記出力側無機導波路とにそれぞれ平面視において重なるようにＥＯポリマー膜を積層する工程と、
前記ＥＯポリマー膜を分割して前記入力側無機導波路と前記出力側無機導波路との組に沿ったＥＯポリマー導波路を複数形成する工程と、
前記複数の第１電極に平面視において重なるように前記複数のＥＯポリマー導波路の上に共通の第２電極を形成する工程と、を有することを特徴とする光制御デバイスの製造方法。
【請求項４】
半導体集積回路からなる位相制御部駆動回路部と、光フェーズドアレイと、が一体に形成された光制御デバイスの製造方法であって、
複数の駆動回路が埋め込まれ、前記複数の駆動回路にそれぞれ導通した複数の接触電極を有する駆動回路基板を形成する工程と、
半導体集積回路の耐熱温度を超える温度で、犠牲基板の上に無機材料からなる膜を成膜する工程と、
前記無機材料からなる膜をパターニングして入力側無機導波路と、前記入力側無機導波路の延長線上に配置された出力側無機導波路と、の組を複数形成する工程と、
前記入力側無機導波路と前記出力側無機導波路との間の領域に第１電極をそれぞれ形成して導波路基板を形成する工程と、
前記複数の接触電極と複数の前記第１電極とがそれぞれ対向するように前記駆動回路基板と前記導波路基板とを接合する工程と、
前記犠牲基板を除去して露出させた表面に前記入力側無機導波路と前記出力側無機導波路とにそれぞれ平面視において重なるようにＥＯポリマー膜を積層する工程と、
前記ＥＯポリマー膜を分割して前記入力側無機導波路と前記出力側無機導波路に沿ったＥＯポリマー導波路を複数形成する工程と、
前記複数の第１電極に平面視において重なるように前記複数のＥＯポリマー導波路の上に共通の第２電極を形成する工程と、を有することを特徴とする光制御デバイスの製造方法。
【請求項５】
前記入力側無機導波路および出力側無機導波路のコアは、Ｓｉ
3
Ｎ
4
で形成されていることを特徴とする請求項３または請求項４に記載の光制御デバイスの製造方法。
【請求項６】
前記犠牲基板の上に無機材料からなる膜を成膜する工程の前に、前記犠牲基板の表面に酸化膜を成膜する工程を有し、
前記犠牲基板の表面に成膜された酸化膜の上に半導体集積回路の耐熱温度を超える温度で前記無機材料からなる膜を成膜することを特徴とする請求項３または請求項４に記載の光制御デバイスの製造方法。
【請求項７】
前記酸化膜は、ＳｉＯ
2
からなり、
前記犠牲基板は、Ｓｉ基板からなり、
前記Ｓｉ基板からなる犠牲基板を、２フッ化キセノンガスを用いたドライエッチングを用いて除去することで露出させたＳｉＯ
2
からなる酸化膜の表面に、前記ＥＯポリマー膜を積層することを特徴とする請求項６に記載の光制御デバイスの製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、光制御デバイスおよびその製造方法に係り、特に、導波路を半導体集積回路上に備える光制御デバイスおよびその製造方法に関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
従来、マルチ光導波路と位相制御器とを用いた光フェーズドアレイが提案されている（例えば特許文献１参照）。図１２は、従来の光フェースアレイの一例を示す概略模式図である。図１２に示す光フェーズドアレイ１０１は、光入力部１０３と、光分離部１０４と、位相制御部１０５と、マルチ光導波路部１０６と、光出力端１０７と、を備えている。光フェーズドアレイ１０１は、これらの構成要素を基板１１０上に有した光フェーズドアレイチップとして構成される。なお、図１２では導波路１０８として光導波路コアのみ図示しており、コア周囲のクラッド層の図示を省略している。
【０００３】
位相制御部１０５は、各導波路１０８の位相を制御するものである。位相制御部１０５は、各導波路１０８を伝搬する光の位相を制御するために異なる電圧をそれぞれ印加する制御電極である上部電極１３５と、各チャンネル共通の電極としての下部電極１３３と、を備えている。下部電極１３３と上部電極１３５とによってクラッド層を介して挟まれた各チャンネルの導波路コア領域は、それぞれ位相制御器として機能する。
【０００４】
マルチ光導波路部１０６は、一例として８チャンネルの導波路１０８を有している。光フェーズドアレイ１０１には、チップ外部の装置である駆動回路３１から信号線を介して各チャンネルの位相制御のための電圧や信号などが入力される。図１２では、位相制御のための駆動回路３１を模式的に印加電圧の種別によって図示している。Ｖ１～Ｖ８は、８チャンネルの導波路１０８を個別に駆動する８個の駆動回路３１をそれぞれ模式的に示している。
【０００５】
光フェーズドアレイは、各導波路に設けられた位相制御器によって導波路間の光の位相を制御することによって、光出力端からの光ビームを、回折と干渉を利用して偏向することができる。光出力端から離れた場所での光ビームの広がり角は、次の数式（１）に従う。
Ψ = sin
-1
[1.22λ/（(N-1)・d）] （１）
ここで、λは光の波長、Nは導波路の本数、dは導波路ピッチをそれぞれ示す。
【０００６】
数式（１）によれば、広がり角（スポット径に比例）の小さな、細い光ビームを作り出すには、導波路ピッチが一定である場合、導波路数を増やすことが必要になる。導波路数が増えると、導波路数に対応した位相制御器を駆動するための信号線が多くなり、これらの多数の信号線を光フェーズドアレイチップの外部に取り出さなければならない。必要な信号線の数の例として、１０２４本の導波路アレイを用いた光フェーズドアレイが報告されている（非特許文献１参照）。
このような多数の配線を外部の信号回路へ取り出すには、フレキシブルケーブルなどスペースを消費するような配線が必要になる。また、配線の取りまわしが長くなるため、浮遊静電容量などにより負荷が大きくなり高速駆動の妨げになる。
【０００７】
また、非特許文献２には、光導波路としてのＳｉ
3
Ｎ
4
導波路の作製プロセスが記載されている。非特許文献２に記載された技術は、Ｓｉ
3
Ｎ
4
導波路を半導体集積回路（ＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）回路）上に形成することを前提としており、温度の低い（４００℃）プラズマ励起化学気相成長蒸着（ＰＥ－ＣＶＤ：plasma-enhanced chemical vapor deposition）による成膜を用いている。
なお、位相制御部の光導波路にＥＯ効果を持つポリマー（ＥＯポリマー）を用いた光フェーズドアレイが報告されている（非特許文献３参照）。
【先行技術文献】
【特許文献】
【０００８】
特開２０２２－１３３０３１号公報
【非特許文献】
【０００９】
Guangzhen Luo et. al., “1024-channel Passive Optical Phased Array with High Angular Resolution”, Asia Communications and Photonics Conference 2021, T3D.5 (2021).
A. Z. Subramanian et. al., “Low-Loss Single mode PECVD Silicon Nitride Photonic Wire Waveguides for 532-900 nm Wavelength Window Fabricated Within a CMOS Pilot Line”, IEEE Photonics Journal, Vol. 5, No. 6, 2202809, (2013).
宮本裕司、外９名、“有機/無機積層型光フェーズドアレイの設計と試作”、2022年映像情報メディア学会年次大会講演予稿集、13C-5（2022）.
【発明の概要】
【発明が解決しようとする課題】
【００１０】
光フェーズドアレイとその制御基板をコンパクトなものにするために、駆動回路を有する半導体集積回路（駆動回路ＬＳＩ）を、光フェーズドアレイ駆動制御チップとして作製し、その光フェーズドアレイ駆動制御チップに直接光フェーズドアレイを形成することが考えられる。しかし、例えばＳｉ
3
Ｎ
4
導波路を半導体集積回路（ＣＭＯＳ回路）上に形成する場合に、非特許文献２に記載された技術を適用すると、成膜したＳｉ
3
Ｎ
4
に次の問題がある。温度の低いＰＥ－ＣＶＤで成膜したＳｉ
3
Ｎ
4
は、Ｎ－Ｈ結合による欠陥が多く存在し、波長１５５０ｎｍ付近の光で吸収が起こり、測距や通信などの用途の光フェーズドアレイには使用することができない。
本発明は、以上のような問題点に鑑みてなされたものであり、導波路を半導体集積回路上に備え配線を容易にした小型な光制御デバイスおよびその製造方法を提供することを課題とする。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許