特許ウォッチ

公開番号2024132978
公報種別公開特許公報(A)
公開日2024-10-01
出願番号2024037787
出願日2024-03-12
発明の名称半導体装置
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人個人,個人
主分類H01L 21/336 20060101AFI20240920BHJP(基本的電気素子)
要約【課題】埋込み導電性構造物及び電力伝達構造物を有する半導体装置を提供する。
【解決手段】半導体装置100Bは、互いに反対に位置した第1面及び第2面を有する基板と、第1面で第1方向に延長された複数のフィン型活性パターン105と、複数のフィン型活性パターンを横切るゲート構造物GSと、ゲート構造物と平行に配列された複数の分離構造物SSと、ゲート構造物の両側で複数のフィン型活性パターン上に配置されたソース/ドレイン領域110と、ソース/ドレイン領域を覆う層間絶縁層130と、層間絶縁層を貫通し、ソース/ドレイン領域に連結されるコンタクト構造物と、コンタクト構造物と電気的に連結され、複数の分離構造物のうち隣接した分離構造物間の距離によって定義される第1幅W1bを有する埋込み導電性構造物150と、基板の第2面で埋込み導電性構造物とコンタクトし連結される電力伝達構造物250と、を含む。
【選択図】図5
特許請求の範囲【請求項１】
互いに反対に位置した第１面及び第２面を有する基板と、
前記基板の第１面で第１方向に延長された複数のフィン型活性パターンと、
前記第１方向と交差する第２方向に延長され、前記複数のフィン型活性パターンを横切るゲート構造物と、
前記ゲート構造物と平行に配列され、それぞれ前記第２方向に延長された複数の分離構造物（ｓｅｐａｒａｔｉｏｎｓｔｒｕｃｔｕｒｅｓ）と、
前記ゲート構造物の両側で前記複数のフィン型活性パターン上に配置されたソース／ドレイン領域と、
前記基板上に配置され、前記ソース／ドレイン領域を覆う層間絶縁層と、
前記層間絶縁層を貫通し、前記ソース／ドレイン領域のうち少なくとも一つに連結されるコンタクト構造物と、
前記コンタクト構造物と電気的に連結され、前記層間絶縁層内で垂直方向に延長され、前記複数の分離構造物のうち隣接した分離構造物間の距離によって定義される第１幅を有する埋込み導電性構造物と、
前記基板の第２面で前記基板の第１面に向かって延長され、前記埋込み導電性構造物とコンタクトし、前記埋込み導電性構造物と連結される電力伝達構造物と、を含む、半導体装置。
続きを表示（約 2,000 文字）【請求項２】
前記埋込み導電性構造物の前記第２方向への幅は、前記複数のフィン型活性パターンのうち隣接したフィン型活性パターンに配置されたソース／ドレイン領域間の距離によって定義される、請求項１に記載の半導体装置。
【請求項３】
前記埋込み導電性構造物は、前記第１幅を有する第１部分と、前記第１部分上に配置され、前記第１幅より大きい第２幅を有する第２部分とを含む、請求項１に記載の半導体装置。
【請求項４】
前記埋込み導電性構造物は、前記基板の第１面まで延長され、前記電力伝達構造物は、前記基板の第１面で前記埋込み導電性構造物とコンタクトする、請求項１に記載の半導体装置。
【請求項５】
前記埋込み導電性構造物は、前記基板内に延長され、前記電力伝達構造物は、前記基板内に前記埋込み導電性構造物とコンタクトする、請求項１に記載の半導体装置。
【請求項６】
前記埋込み導電性構造物は、第１導電性物質と、前記第１導電性物質の側面を取り囲む第１導電性バリアとを含み、前記電力伝達構造物は、第２導電性物質と、前記第２導電性物質の側面を取り囲む第２絶縁性ライナーとを含み、
前記電力伝達構造物の上面は、埋込み導電性構造物の底面と接する第１領域と、前記第１領域の周りに位置した第２領域とを有し、前記第２絶縁性ライナーは、前記電力伝達構造物の上面の第２領域に延長された部分を有する、請求項５に記載の半導体装置。
【請求項７】
前記層間絶縁層上に配置され、前記コンタクト構造物に連結された第１配線層を含む第１配線構造物をさらに含み、
前記埋込み導電性構造物は、前記第１配線層を通じて前記コンタクト構造物に電気的に連結される、請求項１に記載の半導体装置。
【請求項８】
前記電力伝達構造物は、前記複数のフィン型活性パターンのうち隣接したフィン型活性パターン間の領域に沿って前記第１方向に延長されるレール構造物（ｒａｉｌｓｔｒｕｃｔｕｒｅ）を含む、請求項１に記載の半導体装置。
【請求項９】
互いに反対に位置した第１面及び第２面を有する基板と、
前記基板の第１面で第１方向に延長された複数のフィン型活性パターンと、
前記第１方向と交差する第２方向に延長され、前記複数のフィン型活性パターンを横切る複数のゲート構造物と、
前記複数のゲート構造物と平行に配列され、それぞれ前記第２方向に延長された複数の分離構造物と、
前記複数のゲート構造物のそれぞれの両側で前記複数のフィン型活性パターン上に配置されたソース／ドレイン領域と、
前記基板の第１面上に配置され、前記ソース／ドレイン領域を覆い、前記複数のゲート構造物及び前記複数の分離構造物を取り囲む層間絶縁層と、
前記層間絶縁層を貫通し、前記ソース／ドレイン領域のうち少なくとも一つに連結されるコンタクト構造物と、
前記コンタクト構造物と電気的に連結され、前記層間絶縁層内で垂直方向に延長される埋込み導電性構造物と、
前記基板の第２面で前記基板の第１面に向かって延長され、前記埋込み導電性構造物とコンタクトし、前記埋込み導電性構造物と連結される電力伝達構造物と、を含み、
前記埋込み導電性構造物は、前記複数の分離構造物のうち２個の分離構造物間の距離によって定義される第１幅を有する第１部分と、前記第１部分上に配置され、前記第１幅より大きい第２幅を有する第２部分と、を含む、半導体装置。
【請求項１０】
互いに反対に位置した第１面及び第２面を有する基板と、
前記基板の第１面で第１方向に延長された複数のフィン型活性パターンと、
前記第１方向と交差する第２方向に延長され、前記複数のフィン型活性パターンを横切るゲート構造物と、
前記ゲート構造物と平行に配列され、それぞれ前記第２方向に延長された複数の分離構造物と、
前記ゲート構造物の両側で前記複数のフィン型活性パターン上に配置されたソース／ドレイン領域と、
前記基板の第１面上に配置され、前記ソース／ドレイン領域を覆う層間絶縁層と、
前記層間絶縁層を貫通し、前記ソース／ドレイン領域のうち少なくとも一つに連結されるコンタクト構造物と、
前記コンタクト構造物と電気的に連結され、前記層間絶縁層を貫通し、前記基板の第２面まで延長される埋込み導電性構造物と、
前記基板の前記第２面上に配置され、前記埋込み導電性構造物のコンタクト領域を取り囲む絶縁性保護膜と、
前記絶縁性保護膜上に配置された後面絶縁層と、
前記後面絶縁層内に配置され、前記埋込み導電性構造物の前記コンタクト領域に連結された電力伝達レールと、を含む、半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
ロジッグ回路及びメモリといった多様な半導体装置において、ソース及びドレインのような活性領域は、コンタクト構造物を通じてＢＥＯＬ（ＢａｃｋＥｎｄＯｆＬｉｎｅ）のメタル配線に連結される。ＢＥＯＬの少なくとも一部配線（例えば、パワーライン）を基板の背面（ｂａｃｋｓｉｄｅ）に配置し、一部の配線と連結するために上記半導体基板を貫通する導電性貫通構造物を形成する方案が要求されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明が解決しようとする課題のうち一つは、埋込み導電性構造物及び電力伝達構造物を有する半導体装置を提供することにある。
【課題を解決するための手段】
【０００４】
本発明の一実施形態は、互いに反対に位置した第１面及び第２面を有する基板と；上記基板の第１面で第１方向に延長された複数のフィン型活性パターンと；上記第１方向と交差する第２方向に延長され、上記複数のフィン型活性パターンを横切るゲート構造物と；上記ゲート構造物と平行に配列され、それぞれ上記第２方向に延長された複数の分離構造物（ｓｅｐａｒａｔｉｏｎｓｔｒｕｃｔｕｒｅｓ）と；上記ゲート構造物の両側で上記複数のフィン型活性パターン上に配置されたソース／ドレイン領域と；上記基板上に配置され、上記ソース／ドレイン領域を覆う層間絶縁層と；上記層間絶縁層を貫通し、上記ソース／ドレイン領域のうち少なくとも一つに連結されるコンタクト構造物と；上記コンタクト構造物と電気的に連結され、上記層間絶縁層内で垂直方向に延長され、上記複数の分離構造物のうち隣接した分離構造物間の距離によって定義される第１幅を有する埋込み導電性構造物と；上記基板の第２面で上記基板の第１面に向かって延長され、上記埋込み導電性構造物とコンタクトし、上記埋込み導電性構造物と連結される電力伝達構造物と；を含む半導体装置を提供する。
【０００５】
本発明の一実施形態は、互いに反対に位置した第１面及び第２面を有する基板と；上記基板の第１面で第１方向に延長された複数のフィン型活性パターンと；上記第１方向と交差する第２方向に延長され、上記複数のフィン型活性パターンを横切る複数のゲート構造物と；上記複数のゲート構造物と平行に配列され、それぞれ上記第２方向に延長された複数の分離構造物と；上記複数のゲート構造物のそれぞれの両側で上記複数のフィン型活性パターン上に配置されたソース／ドレイン領域と；上記基板の第１面上に配置され、上記ソース／ドレイン領域を覆い、上記複数のゲート構造物及び上記複数の分離構造物を取り囲む層間絶縁層と；上記層間絶縁層を貫通し、上記ソース／ドレイン領域のうち少なくとも一つに連結されるコンタクト構造物と；上記コンタクト構造物と電気的に連結され、上記層間絶縁層内で垂直方向に延長される埋込み導電性構造物と；上記基板の第２面で上記基板の第１面に向かって延長され、上記埋込み導電性構造物とコンタクトし、上記埋込み導電性構造物と連結される電力伝達構造物と；を含み、上記埋込み導電性構造物は、上記複数の分離構造物のうち２個の分離構造物間の距離によって定義される第１幅を有する第１部分と、上記第１部分上に配置され、上記第１幅より大きい第２幅を有する第２部分とを含む半導体装置を提供する。
【０００６】
本発明の一実施形態は、互いに反対に位置した第１面及び第２面を有する基板と；上記基板の第１面で第１方向に延長された複数のフィン型活性パターンと；上記第１方向と交差する第２方向に延長され、上記複数のフィン型活性パターンを横切るゲート構造物と；上記ゲート構造物と平行に配列され、それぞれ上記第２方向に延長された複数の分離構造物（ｓｅｐａｒａｔｉｏｎｓｔｒｕｃｔｕｒｅｓ）と；上記ゲート構造物の両側で上記複数のフィン型活性パターン上に配置されたソース／ドレイン領域と；上記基板の第１面上に配置され、上記ソース／ドレイン領域を覆う層間絶縁層と；上記層間絶縁層を貫通し、上記ソース／ドレイン領域のうち少なくとも一つに連結されるコンタクト構造物と；上記コンタクト構造物と電気的に連結され、上記層間絶縁層を貫通し、上記基板の第２面まで延長される埋込み導電性構造物と；上記基板の上記第２面上に配置され、上記埋込み導電性構造物のコンタクト領域を取り囲む絶縁性保護膜と；上記絶縁性保護膜上に配置された後面絶縁層と；上記後面絶縁層内に配置され、上記埋込み導電性構造物の上記コンタクト領域に連結された電力伝達レールと；を含む半導体装置を提供する。
【発明の効果】
【０００７】
上述した実施形態によると、分離構造物のような既存の構造物を用いて埋込み導電性構造物（特に、下部領域）をセルフアライン（ｓｅｌｆ－ａｌｉｇｎ：自己整列）することで、フォトリソグラフィ（マスク）工程及びエッチング工程の難易度を大きく減少させることができる。また、本実施形態に採用された埋込み導電性構造物は、分離構造物間の領域において、電力伝達構造物と比較的広いコンタクト面積を有することができるため、コンタクト抵抗を改善することができる。
【０００８】
本発明の多様でかつ有益な長所と効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができるであろう。
【図面の簡単な説明】
【０００９】
本発明の一実施形態による半導体装置を示す平面図である。
図１に示された半導体装置をＩ－Ｉ’線に沿ってみた断面図である。
図１に示された半導体装置をＩ１－Ｉ１’線に沿ってみた断面図である。
図１に示された半導体装置をＩＩ１－ＩＩ１’線に沿ってみた断面図である。
本発明の一実施形態による半導体装置を示す断面図である。
本発明の一実施形態による半導体装置を示す断面図である。
本発明の一実施形態による半導体装置を示す平面図である。
図５に示された半導体装置をＩ２－Ｉ２’線に沿ってみた断面図である。
図５に示された半導体装置をＩＩ２－ＩＩ２’線に沿ってみた断面図である。
本発明の一実施形態による半導体装置を示す平面図である。
図７に示された半導体装置をＩ－Ｉ’線に沿ってみた断面図である。
図７に示された半導体装置をＩ３－Ｉ３’線に沿ってみた断面図である。
図７に示された半導体装置をＩＩ３－ＩＩ３’線に沿ってみた断面図である。
本発明の一実施形態による半導体装置を示す平面図である。
図１０に示された半導体装置をＩ４－Ｉ４’線に沿ってみた断面図である。
図１０に示された半導体装置をＩＩ４－ＩＩ４’線に沿ってみた断面図である。
【発明を実施するための形態】
【００１０】
以下、添付された図面を参照して、本発明の多様な実施形態を詳しく説明する。
（【００１１】以降は省略されています）

関連特許