特許ウォッチ

公開番号2024124356
公報種別公開特許公報(A)
公開日2024-09-12
出願番号2024022699
出願日2024-02-19
発明の名称半導体装置及びこれを含むデータ保存システム
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人個人,個人
主分類H10B 43/27 20230101AFI20240905BHJP()
要約【課題】量産性が向上した半導体装置を提供し、量産性が向上した半導体装置を含むデータ保存システムを提供する。
【解決手段】
本発明の実施形態による半導体装置は、プレート層、上記プレート層上で上記プレート層の上面に垂直な第1方向に沿って互いに離隔して積層されるゲート電極、上記ゲート電極の少なくとも一部を貫通し、上記第1方向に沿って延びるチャネル構造物、及び上記ゲート電極を貫通して上記第1方向に沿って延び、上記ゲート電極と電気的に連結されるコンタクトプラグを含み、上記ゲート電極は、第1厚さを有する第1ゲート電極及び上記第1厚さよりも大きい第2厚さを有する第2ゲート電極を含み、上記ゲート電極のうち、上記第2ゲート電極を含む少なくとも2つのゲート電極が、上記コンタクトプラグのうち第1コンタクトプラグに共通に連結される。
【選択図】図2a

特許請求の範囲【請求項１】
基板、前記基板上の回路素子、及び前記回路素子上の回路配線ラインを含む第１半導体構造物と、
前記第１半導体構造物上に配置され、第１及び第２領域を有する第２半導体構造物を含み、
前記第２半導体構造物は、
プレート層と、
前記プレート層上で前記プレート層の上面に垂直な第１方向に沿って互いに離隔して積層され、順次積層される下部選択ゲート電極、メモリゲート電極、及び上部選択ゲート電極を含むゲート電極と、
前記第１領域において、前記下部選択ゲート電極及び前記メモリゲート電極を貫通し、前記第１方向に沿って延びる第１チャネル構造物と、
前記第１領域において、前記上部選択ゲート電極を貫通し、前記第１方向に沿って延び、前記第１チャネル構造物とそれぞれ連結される第２チャネル構造物と、
前記第２領域において、前記ゲート電極を貫通して前記第１方向に沿って延び、前記ゲート電極を前記回路配線ラインの一部と電気的に連結するコンタクトプラグを含み、
前記ゲート電極は、前記第１領域で第１厚さを有する第１ゲート電極及び前記第１領域で前記第１厚さよりも大きい第２厚さを有する第２ゲート電極を含み、
複数の前記第２ゲート電極が、前記コンタクトプラグのうち一つに共通に連結される、半導体装置。
続きを表示（約 680 文字）【請求項２】
前記第２ゲート電極は前記上部選択ゲート電極を含む、請求項１に記載の半導体装置。
【請求項３】
前記第１ゲート電極は、前記第１方向に垂直な第２方向に沿った端部領域で厚さが変更された形態を有し、
前記第２ゲート電極は、一定の厚さを有する、請求項１に記載の半導体装置。
【請求項４】
前記第１ゲート電極は、前記第１方向に垂直な第２方向に沿った端部領域で前記第２厚さを有する、請求項１に記載の半導体装置。
【請求項５】
前記第１ゲート電極は、前記端部領域において前記コンタクトプラグと連結される、請求項４に記載の半導体装置。
【請求項６】
前記第２厚さは、前記第１厚さの１．０５倍～１．５０倍の範囲である、請求項１に記載の半導体装置。
【請求項７】
前記第２ゲート電極は互いに同じ長さに延びる、請求項１に記載の半導体装置。
【請求項８】
前記第１ゲート電極及び前記第２ゲート電極は同じ物質を含む、請求項１に記載の半導体装置。
【請求項９】
前記第１チャネル構造物と前記第２チャネル構造物は、水平方向において互いにシフトされる、請求項１に記載の半導体装置。
【請求項１０】
前記コンタクトプラグのそれぞれは、前記第１方向に沿って延びる垂直延長部及び前記垂直延長部から水平に延びて前記ゲート電極のうち一つと接触する少なくとも１つの水平延長部を含む、請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置及びこれを含むデータ保存システムに関するものである。
続きを表示（約 3,200 文字）【背景技術】
【０００２】
データ保存を必要とするデータ保存システムにおいて、高容量のデータを保存することができる半導体装置が求められている。これにより、半導体装置のデータ保存容量を増加させることができる方案が研究されている。例えば、半導体装置のデータ保存容量を増加させるための方法の一つとして、２次元的に配列されるメモリセルの代わりに３次元的に配列されるメモリセルを含む半導体装置が提案されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明が解決しようとする技術的課題の一つは、量産性が向上した半導体装置を提供することである。
【０００４】
本発明が解決しようとする技術的課題の一つは、量産性が向上した半導体装置を含むデータ保存システムを提供することである。
【課題を解決するための手段】
【０００５】
例示的な実施形態による半導体装置は、基板、上記基板上の回路素子、及び上記回路素子上の回路配線ラインを含む第１半導体構造物、及び上記第１半導体構造物上に配置され、第１及び第２領域を有する第２半導体構造物を含み、上記第２半導体構造物は、プレート層、上記プレート層上で上記プレート層の上面に垂直な第１方向に沿って互いに離隔して積層され、順次積層される下部選択ゲート電極、メモリゲート電極、及び上部選択ゲート電極を含むゲート電極、上記第１領域において、上記下部選択ゲート電極及び上記メモリゲート電極を貫通し、上記第１方向に沿って延びる第１チャネル構造物、上記第１領域において、上記上部選択ゲート電極を貫通し、上記第１方向に沿って延びて上記第１チャネル構造物とそれぞれ連結される第２チャネル構造物、及び上記第２領域において、上記ゲート電極を貫通して上記第１方向に沿って延び、上記ゲート電極を上記回路配線ラインの一部と電気的に連結するコンタクトプラグを含み、上記ゲート電極は、上記第１領域で第１厚さを有する第１ゲート電極、及び上記第１領域で上記第１厚さより大きい第２厚さを有する第２ゲート電極を含み、複数の上記第２ゲート電極が上記コンタクトプラグのうち１つに共通に連結されることができる。
【０００６】
例示的な実施形態による半導体装置は、プレート層、上記プレート層上で上記プレート層の上面に垂直な第１方向に沿って互いに離隔して積層されるゲート電極、上記ゲート電極の少なくとも一部を貫通し、上記第１方向に沿って延びるチャネル構造物、及び上記ゲート電極を貫通して上記第１方向に沿って延び、上記ゲート電極と電気的に連結されるコンタクトプラグを含み、上記ゲート電極は、第１厚さを有する第１ゲート電極及び上記第１厚さより大きい第２厚さを有する第２ゲート電極を含み、上記ゲート電極のうち、上記第２ゲート電極を含む少なくとも２つのゲート電極が、上記コンタクトプラグのうち第１コンタクトプラグに共通に連結されることができる。
【０００７】
例示的な実施形態によるデータ保存システムは、回路素子を含む第１半導体構造物、上記第１半導体構造物の一面上に配置され、第１及び第２領域を有する第２半導体構造物、及び上記回路素子と電気的に連結される入出力パッドを含む半導体保存装置、及び上記入出力パッドを介して上記半導体保存装置と電気的に連結され、上記半導体保存装置を制御するコントローラを含み、上記第２半導体構造物は、プレート層、上記プレート層上で上記プレート層の上面に垂直な第１方向に沿って互いに離隔して積層されるゲート電極、上記第１領域において、上記ゲート電極の少なくとも一部を貫通し、上記第１方向に沿って延びるチャネル構造物、及び上記第２領域において、上記ゲート電極を貫通して上記第１方向に沿って延び、上記ゲート電極と電気的に連結されるコンタクトプラグを含み、上記ゲート電極は、上記第１領域で第１厚さを有する第１ゲート電極、及び上記第１領域で上記第１厚さより大きい第２厚さを有する第２ゲート電極を含み、上記ゲート電極のうち、上記第２ゲート電極を含む少なくとも２つのゲート電極が、側面を介して上記コンタクトプラグのうち第１コンタクトプラグと接触することができる。
【発明の効果】
【０００８】
ゲート電極を貫通するコンタクトプラグに複数のゲート電極が共通に連結されるようにすることで、量産性が向上した半導体装置及びこれを含むデータ保存システムが提供されることができる。
【０００９】
本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。
【図面の簡単な説明】
【００１０】
例示的な実施形態による半導体装置の概略的な平面図である。
例示的な実施形態による半導体装置の概略的な断面図である。
例示的な実施形態による半導体装置の概略的な断面図である。
例示的な実施形態による半導体装置の一部領域を拡大して示す概略的な部分拡大図である。
例示的な実施形態による半導体装置の一部領域を拡大して示す概略的な部分拡大図である。
例示的な実施形態による半導体装置の一部領域を拡大して示す概略的な部分拡大図である。
例示的な実施形態による半導体装置の一部領域を拡大して示す概略的な部分拡大図である。
例示的な実施形態による半導体装置の概略的な断面図である。
例示的な実施形態による半導体装置の概略的な断面図である。
例示的な実施形態による半導体装置の概略的な断面図及び部分拡大図である。
例示的な実施形態による半導体装置の概略的な断面図及び部分拡大図である。
例示的な実施形態による半導体装置の概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置を含むデータ保存システムを概略的に示した図面である。
例示的な実施形態による半導体装置を含むデータ保存システムを概略的に示した斜視図である。
例示的な実施形態による半導体パッケージを概略的に示した断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許