特許ウォッチ

公開番号2024119043
公報種別公開特許公報(A)
公開日2024-09-02
出願番号2024018193
出願日2024-02-08
発明の名称集積回路素子及びそれを含む電子システム
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人共生国際特許事務所
主分類H10B 43/50 20230101AFI20240826BHJP()
要約【課題】電気的信頼性を高めた集積回路素子及びそれを含む電子システムを提供する。
【解決手段】本発明の集積回路素子は、垂直型メモリ素子において、共通ソースラインと、共通ソースラインを共通ソースラインドライバに連結するコンタクト構造体とを、配線ラインを介して迂回して電気的に連結することにより、コンタクト構造体と配線ラインとのオーミック接合を形成する。
【選択図】図5

特許請求の範囲【請求項１】
周辺回路構造体及びセルアレイ構造体を備え、
前記周辺回路構造体は、
回路基板と、
前記回路基板上の周辺回路と、
前記回路基板及び前記周辺回路を覆う第１絶縁層と、
前記第１絶縁層に配されて前記周辺回路に電気的に連結される第１ボンディングパッドと、を含み、
前記セルアレイ構造体は、
前記回路基板に対向する第１面及び前記第１面に対向する第２面を有する絶縁構造体と、
前記絶縁構造体の前記第１面上に垂直方向に沿って互いに離隔されて階段状に積層された複数のゲート電極層と、
前記複数のゲート電極層を貫通する複数のチャネル構造体と、
前記複数のゲート電極層の少なくとも一部を貫通するセルコンタクトプラグと、
前記複数のゲート電極層の外郭に配される第１コンタクト構造体及び第２コンタクト構造体と、
前記絶縁構造体の内部に位置する前記複数のチャネル構造体の上部をコンフォーマルに取り囲む共通ソースライン構造体と、
前記絶縁構造体の第２面上に互いに離隔されて配される第１配線ライン及び第２配線ラインと、
前記絶縁構造体を貫通し、前記共通ソースライン構造体と前記第１配線ラインとを連結し、且つ前記第１コンタクト構造体と前記第１配線ラインとを連結するそれぞれの第１導電性ビアと、
前記絶縁構造体を貫通して前記第２コンタクト構造体と前記第２配線ラインとを連結する第２導電性ビアと、
前記複数のチャネル構造体の下部、前記セルコンタクトプラグの下部、前記第１コンタクト構造体の下部、及び前記第２コンタクト構造体の下部に連結されて前記第１ボンディングパッドに接合される第２ボンディングパッドと、を含むことを特徴とする集積回路素子。
続きを表示（約 1,300 文字）【請求項２】
前記共通ソースライン構造体は、凹凸形状であり、
前記共通ソースライン構造体の下面の垂直レベルは、同一であり、
前記共通ソースライン構造体の上面の垂直レベルは、段差を有することを特徴とする請求項１に記載の集積回路素子。
【請求項３】
前記共通ソースライン構造体は、ドーピングされたポリシリコン、金属シリサイド、及び金属層が順次に積層された構造を有することを特徴とする請求項２に記載の集積回路素子。
【請求項４】
前記第１導電性ビアのそれぞれは、バリア金属層と内部金属層とを含み、
前記共通ソースライン構造体に連結された前記第１導電性ビアにおいて、前記バリア金属層は、前記共通ソースライン構造体の前記金属層に直接接触し、
前記第１コンタクト構造体に連結された前記第１導電性ビアの前記バリア金属層は、前記第１コンタクト構造体に直接接触することを特徴とする請求項３に記載の集積回路素子。
【請求項５】
前記共通ソースライン構造体と前記第１配線ラインとを連結する第１導電性ビアの垂直長は、前記第１コンタクト構造体と前記第１配線ラインとを連結する第１導電性ビアの垂直長よりも長いことを特徴とする請求項１に記載の集積回路素子。
【請求項６】
前記共通ソースライン構造体は、前記絶縁構造体の内部に位置する前記第１コンタクト構造体及び前記第２コンタクト構造体のそれぞれの上部周囲に配され、
前記第１コンタクト構造体及び前記第２コンタクト構造体の上部と前記共通ソースライン構造体とは、前記絶縁構造体によって絶縁されることを特徴とする請求項１に記載の集積回路素子。
【請求項７】
前記第１コンタクト構造体に連結された前記第１導電性ビアの側壁は、前記共通ソースライン構造体の側壁から絶縁されて互いに対向し、
前記第２コンタクト構造体に連結された前記第２導電性ビアの側壁は、前記共通ソースライン構造体の側壁から絶縁されて互いに対向することを特徴とする請求項６に記載の集積回路素子。
【請求項８】
前記共通ソースライン構造体と前記第１コンタクト構造体とは、前記第１配線ラインを介して迂迴して電気的に連結され、
前記共通ソースライン構造体と前記第２コンタクト構造体とは、互いに電気的に連結されないことを特徴とする請求項７に記載の集積回路素子。
【請求項９】
前記共通ソースライン構造体は、前記絶縁構造体の内部に位置する前記セルコンタクトプラグの上部周囲に配され、
前記セルコンタクトプラグの上部と前記共通ソースライン構造体とは、前記絶縁構造体によって絶縁されることを特徴とする請求項１に記載の集積回路素子。
【請求項１０】
平面視において、
前記第１配線ラインの長軸方向と前記第２配線ラインの長軸方向とは、互いに直交し、
前記第１配線ラインの端部と前記第２配線ラインの側壁とは、互いに離隔されて対向することを特徴とする請求項１に記載の集積回路素子。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、集積回路素子及びそれを含む電子システムに係り、より詳細には、不揮発性垂直型メモリ素子を具備する集積回路素子及びそれを含む電子システムに関する。
続きを表示（約 3,900 文字）【背景技術】
【０００２】
優れた性能及び経済性を充足させるために、集積回路素子の集積度を増大させることが要求されている。特に、メモリ素子の集積度は、製品の経済性を決定する重要な要因である。二次元メモリ素子の集積度は、単位メモリセルが占有する面積によって主に決定されるために、微細パターン形成技術のレベルに大きく影響を受ける。しかし、微細パターン形成のためには高価な装備が必要であり、チップダイ（ｄｉｅ）の面積は制限的であるため、二次元メモリ素子の集積度が増大してはいるものの、依然として制限的である。それにより、三次元構造を有する垂直型メモリ素子が要求されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－５２７２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、コンタクト構造体と配線ラインとのオーミック接合（ｏｈｍｉｃｊｕｎｃｔｉｏｎ）を形成して電気的信頼性を高めた集積回路素子を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するためになされた本発明の一態様による集積回路素子は、周辺回路構造体及びセルアレイ構造体を備え、前記周辺回路構造体は、回路基板と、前記回路基板上の周辺回路と、前記回路基板及び前記周辺回路を覆う第１絶縁層と、前記第１絶縁層に配されて前記周辺回路に電気的に連結される第１ボンディングパッドと、を含み、前記セルアレイ構造体は、前記回路基板に対向する第１面及び前記第１面に対向する第２面を有する絶縁構造体と、前記絶縁構造体の前記第１面上に垂直方向に沿って互いに離隔されて階段状に積層された複数のゲート電極層と、前記複数のゲート電極層を貫通する複数のチャネル構造体と、前記複数のゲート電極層の少なくとも一部を貫通するセルコンタクトプラグと、前記複数のゲート電極層の外郭に配される第１コンタクト構造体及び第２コンタクト構造体と、前記絶縁構造体の内部に位置する前記複数のチャネル構造体の上部をコンフォーマルに取り囲む共通ソースライン構造体と、前記絶縁構造体の第２面上に互いに離隔されて配される第１配線ライン及び第２配線ラインと、前記絶縁構造体を貫通し、前記共通ソースライン構造体と前記第１配線ラインとを連結し、且つ前記第１コンタクト構造体と前記第１配線ラインとを連結するそれぞれの第１導電性ビアと、前記絶縁構造体を貫通して前記第２コンタクト構造体と前記第２配線ラインとを連結する第２導電性ビアと、前記複数のチャネル構造体の下部、前記セルコンタクトプラグの下部、前記第１コンタクト構造体の下部、及び前記第２コンタクト構造体の下部に連結されて前記第１ボンディングパッドに接合される第２ボンディングパッドと、を含む。
【０００６】
上記目的を達成するためになされた本発明の他の態様による集積回路素子は、メモリセル領域、前記メモリセル領域を取り囲む連結領域、及び前記連結領域を取り囲む外部パッド領域を有する絶縁構造体と、前記絶縁構造体の下面で水平方向に延長されて垂直方向に相互に積層される複数のゲート電極層及び複数のモールド絶縁層を含み、前記連結領域で階段構造を有するゲートスタックと、前記メモリセル領域で前記ゲートスタックを垂直方向に貫通して前記絶縁構造体の内部まで延長される複数のチャネル構造体と、前記メモリセル領域及び前記連結領域で前記ゲートスタックを前記垂直方向に貫通して前記絶縁構造体の内部まで延長されて前記水平方向に延長されるワードラインカットと、前記外部パッド領域で前記ゲートスタックの外郭に配されて前記絶縁構造体の内部まで延長される第１コンタクト構造体及び第２コンタクト構造体と、前記絶縁構造体の内部に位置する前記複数のチャネル構造体の上部及び前記ワードラインカットの上部をコンフォーマルに取り囲む共通ソースライン構造体と、前記絶縁構造体の上面で前記メモリセル領域、前記連結領域、及び前記外部パッド領域に沿って延長される第１配線ライン、並びに前記外部パッド領域に配されて前記第１配線ラインから互いに離隔される第２配線ラインと、前記絶縁構造体を貫通し、前記メモリセル領域で前記共通ソースライン構造体と前記第１配線ラインとを連結し、且つ前記外部パッド領域で前記第１コンタクト構造体と前記第１配線ラインとを連結するそれぞれの第１導電性ビアと、前記絶縁構造体を貫通し、前記外部パッド領域で前記第２コンタクト構造体と前記第２配線ラインとを連結する第２導電性ビアと、を備える。
【０００７】
上記目的を達成するためになされた本発明の一態様による電子システムは、メイン基板と、前記メイン基板上の集積回路素子と、前記メイン基板上で前記集積回路素子に電気的に連結されるコントローラと、を備え、前記集積回路素子は、周辺回路構造体及び前記周辺回路構造体上に積層されたセルアレイ構造体と、を含み、前記周辺回路構造体は、回路基板と、前記回路基板上の周辺回路と、前記回路基板及び前記周辺回路を覆う第１絶縁層と、前記第１絶縁層に配されて前記周辺回路に電気的に連結される第１ボンディングパッドと、を含み、前記セルアレイ構造体は、前記回路基板に対向する第１面及び前記第１面に対向する第２面を有する絶縁構造体と、前記絶縁構造体の前記第１面上に垂直方向に沿って互いに離隔されて階段状に積層された複数のゲート電極層と、前記複数のゲート電極層を貫通する複数のチャネル構造体と、前記複数のゲート電極層の少なくとも一部を貫通するセルコンタクトプラグと、前記複数のゲート電極層の外郭に配される第１コンタクト構造体及び第２コンタクト構造体と、前記絶縁構造体の内部に位置する前記複数のチャネル構造体の上部をコンフォーマルに取り囲む共通ソースライン構造体と、前記絶縁構造体の第２面上に互いに離隔されて配される第１配線ライン及び第２配線ラインと、前記絶縁構造体を貫通し、前記共通ソースライン構造体と前記第１配線ラインとを連結し、且つ前記第１コンタクト構造体と前記第１配線ラインとを連結するそれぞれの第１導電性ビアと、前記絶縁構造体を貫通して前記第２コンタクト構造体と前記第２配線ラインとを連結する第２導電性ビアと、前記複数のチャネル構造体の下部、前記セルコンタクトプラグの下部、前記第１コンタクト構造体の下部、及び前記第２コンタクト構造体の下部に連結されて前記第１ボンディングパッドに接合される第２ボンディングパッドと、を含む。
【発明の効果】
【０００８】
本発明の集積回路素子によれば、垂直型メモリ素子において、共通ソースラインと、共通ソースラインを共通ソースラインドライバに連結するコンタクト構造体とを、配線ラインを介して迂回して電気的に連結することにより、コンタクト構造体と配線ラインとのオーミック接合を形成し、電気的信頼性を高めることができる効果がある。
【図面の簡単な説明】
【０００９】
本発明の一実施形態による集積回路素子を示すブロック図である。
本発明の一実施形態による集積回路素子を概略的に示す斜視図である。
本発明の一実施形態による集積回路素子のメモリセルアレイを示す等価回路図である。
本発明の一実施形態による集積回路素子の構成要素を示す断面図である。
図４のＡＡ部分及びＢＢ部分を共に示す拡大図である。
ＣＣ部分を示す拡大図である。
図５のＤＤ部分を示す拡大図である。
図５に対応する部分を示す平面図である。
本発明の他の実施形態による集積回路素子を示す平面図である。
本発明の他の実施形態による集積回路素子を示す平面図である。
本発明の一実施形態による集積回路素子の製造方法を示すフローチャートである。
本発明の一実施形態による集積回路素子の製造方法を工程順序によって示す断面図である。
本発明の一実施形態による集積回路素子の製造方法を工程順序によって示す断面図である。
本発明の一実施形態による集積回路素子の製造方法を工程順序によって示す断面図である。
本発明の一実施形態による集積回路素子の製造方法を工程順序によって示す断面図である。
本発明の一実施形態による集積回路素子の製造方法を工程順序によって示す断面図である。
本発明の一実施形態による集積回路素子の製造方法を工程順序によって示す断面図である。
本発明の一実施形態による集積回路素子の製造方法を工程順序によって示す断面図である。
本発明の一実施形態による集積回路素子の製造方法を工程順序によって示す断面図である。
本発明の一実施形態による集積回路素子を含む電子システムを示す図である。
本発明の一実施形態による集積回路素子を含む電子システムを示す斜視図である。
本発明の一実施形態による集積回路素子を含む半導体パッケージを示す断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。
（【００１１】以降は省略されています）

関連特許