特許ウォッチ

公開番号2024125252
公報種別公開特許公報(A)
公開日2024-09-18
出願番号2023033271
出願日2023-03-05
発明の名称コプラナリティ測定方法及びコプラナリティ測定装置
出願人三晶エムイーシー株式会社
代理人個人
主分類G01B 11/14 20060101AFI20240910BHJP(測定;試験)
要約【課題】理想の回路基板上に実際に搭載されたことを想定した電子部品の各リード端子について、求める品質が一致する者それぞれの要請に副って客観性があり且つ実用性の高いコプラナリティを導くことができるコプラナリティ測定方法及び装置の提供。
【解決手段】電子部品2を定盤3上に載置し当該電子部品2が具備するリード端子1のコプラナリティを検出するコプラナリティ測定方法において、前記定盤3の載置面を鏡面とし、リード端子1の列に正対し各リード端子1の実像及び前記載置面に映し出された鏡像を含む視野又は撮像データを得ると共に、当該視野又は撮像データにおける各リード端子1の実像と鏡像との距離と当該視野又は撮像データの視線角度θより各リード端子1の載置面からの距離を導き当該電子部品2のリード端子1のコプラナリティを得るコプラナリティ測定方法及びコプラナリティ測定装置。
【選択図】図1

特許請求の範囲【請求項１】
電子部品を定盤上に載置し当該電子部品が具備するリード端子のコプラナリティを検出するコプラナリティ測定方法において、
前記定盤の載置面を鏡面とし、
リード端子の列に正対し各リード端子の実像及び前記載置面に映し出された鏡像を含む視野又は撮像データを得ると共に、
当該視野又は撮像データにおける各リード端子の実像と鏡像との距離と、当該視野又は撮像データの視線角度より、各リード端子の載置面からの距離を導き、当該電子部品のリード端子のコプラナリティを得ることを特徴とするコプラナリティ測定方法。
続きを表示（約 1,000 文字）【請求項２】
電子部品を定盤上に載置し当該電子部品が具備するリード端子のコプラナリティを検出するコプラナリティ測定方法において、
前記定盤の載置面を鏡面とし、
リード端子の列に正対し各リード端子の実像又は前記載置面に映し出された鏡像を含む視野を得ると共に、
当該視野の定位置に前記実像及び鏡像が配置される様に前記視野に含まれる像を前後に移動させ、前記定位置に実像又は鏡像の一方が配置された状態から前記定位置に実像又は鏡像の他方が配置されるまでの前記視野に含まれる像の最短の移動量と、当該視野の視線角度より、各リード端子の載置面からの距離を導き、当該電子部品のリード端子のコプラナリティを得ることを特徴とするコプラナリティ測定方法。
【請求項３】
鏡面の載置面を備え電子部品を載置する定盤と、
前記電子部品のリード端子の先端部に向けて光を照射する照明手段と、
前記電子部品の側方斜め上から前記リード端子の先端部に向けて画角が設定され、リード端子の列に正対し各リード端子の実像若しくは載置面に映し出された鏡像又は双方を視野に入れる測定鏡と、
を備えることを特徴とするコプラナリティ測定装置。
【請求項４】
前記測定鏡の視野において視線角度を一定に保ちつつ像を前後に移動させる位置調整手段とを備えることを特徴とする請求項３に記載のコプラナリティ測定装置。
【請求項５】
鏡面の載置面を備え電子部品を載置する定盤と、
前記電子部品のリード端子の先端部に向けて光を照射する照明手段と、
前記電子部品の側方斜め上から前記リード端子の先端部に向けて画角が設定され、リード端子の列に正対し各リード端子の実像及び載置面に映し出された鏡像を視野に入れた撮像データを採取する撮像手段と、
前記撮像手段により採取された撮像データにおける各リード端子の実像と鏡像との距離より各リード端子の載置面からの距離を導き当該電子部品のリード端子のコプラナリティを導くコプラナリティ算出手段とを備えることを特徴とするコプラナリティ測定装置。
【請求項６】
視野に、当該視野の定位置を示し、又は実像と鏡像との距離を測定するための目印を表示する目印表示手段を備えることを特徴とする請求項３乃至請求項５に記載のコプラナリティ測定装置。

発明の詳細な説明【技術分野】
【０００１】
この発明は、電子部品のリード端子のコプラナリティを検出するコプラナリティ測定方法及び測定装置に関するものである。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
電子制御化された機器の増加、高機能化又は小型化などを背景に、それらに搭載される電子部品の高集積化、小型化及び実装状態の高密度化への要求が高まっている。
一方で、小型かつ高密度に組み付けられた電子機器においては、僅かな浮きや歪みによっても回路基板や表面実装デバイス接続部の浮きや短絡などによる不具合が生じる場合がある。その様な不具合が生じる可能性を極力低くするために、コプラナリティ検査の精度が重要となる。
【０００３】
コプラナリティ（ｃｏｐｌａｎａｒｉｔｙ）とは、「共平面性」又は「面均一性」を意味し、この技術分野においては「端子平坦度」とも言われ複数の端子の接続部が同一平面上に存在する性質や状態を意味するが、一般的には、完全に平坦な理想の定盤３上に表面実装デバイスを置いたときの検査台の表面とピンとのギャップがコプラナリティ（値）と呼ばれる。許容される最大のコプラナリティは、その都度公差として定義される。
実用面では、完全に平坦な理想の回路基板上に表面実装デバイスを自重のみ（無負荷状態）で載置したときの当該回路基板表面とピンとのギャップとすることが望ましい。
【０００４】
従来、コプラナリティ検出には、第一の手法として、被検査物を受け台に固定し、接触検出ユニットを下方から垂直に上昇させ、接触検出ユニットの被検査物の側面に列設された端子のいずれかと接触した位置及び全端子と接触した位置との間の距離を端子のコプラナリティ（値）として求める測定方法（下記特許文献１参照。）が挙げられる。
当該第一の手法は、端子への接触及び加圧が伴うため、測定時のコプラナリティと測定後のコプラナリティの同一性が保証できないと言う問題がある他、回路基板上に実際に搭載された際のコプラナリティとは異なると言う問題がある。
【０００５】
第二の手法として、半導体装置の裏面側に折り返えされたＪリードの平坦度をレーザ測長機を用いて測定するリード測定方法であって、レーザ測長機から出射されるレーザビームを半導体装置のＪリードの配列方向に走査するとともに、Ｊリード配列方向と交差する方向に変調することにより、Ｊリードの平坦度を測定する測定方法が挙げられる（下記特許文献２参照。）。
当該第二の手法は、半導体装置のｊリードが形作る不陸程度を検出するものであって、理想の回路基板上に実際に搭載された際の回路基板表面からの距離に基づくコプラナリティを検出するものではないと言う問題がある。
【０００６】
第三の手法として、側面から複数のリードが水平に引き出され、それらのリードの先端部が下方にクランク状に折曲された表面実装型集積回路パッケージのコプラナリティを測定する装置であって、ステージ上に被測定用の表面実装型集積回路パッケージパッケージを載置し、ステージの上面の側方に、リードに向けてカメラを設置し、カメラの下方に、リードに向けて照明を設置し、照明から照射される光がリードの先端部及びステージの側面で反射してカメラにより受光されるようにカメラ及び照明の位置を調整したコプラナリティ測定装置を用い、照明を点灯させてリードの先端部付近に光を照射し、リードの先端部及びステージの側面で反射された反射光による画像がカメラにより取り込み、取り込まれた画像から画像処理部によって各リードの先端部の形状を示す明点群とステージの側面の形状を示す明直線との間隔を算出し、全算出結果の中から最大値を検索することによりパッケージに設けられたリードのコプラナリティを求めるコプラナリティ測定方法（下記特許文献３参照。）が挙げられる。
【０００７】
当該第三の手法は、リードの先端部の、位置ズレ、又は切断面の切断状態若しくはメッキ状態の相違により、取り込まれた反射像の色彩、面積及び形状が著しく相違し、リードの形状を正確に測定するためには、リードの先端部の、正確な位置決めを行い、又は切断面の状態に合わせて光源の輝度及び画像処理部の二値化レベル等を調整する必要があるため、極めて作業性が悪く、精度低いと言う問題がある。
【０００８】
第四の手法として、照明をパッケージを挟んでカメラと対向する位置に設置し、ステージ上にパッケージを固定した後に、照明を点灯させての先端部付近に光を照射し、パッケージとステージとの間から投影されたリードの画像をカメラにより取り込み、取り込まれた当該投影画像から画像処理部によって各リードの先端部の形状を示す暗点群とステージの側面の形状を示す暗直線との間隔を算出し、全算出結果の中から最大値を検索することによりパッケージに設けられたリードのコプラナリティを求めるコプラナリティ測定方法（下記特許文献３参照。）が挙げられる。
投影像を利用する当該第四の手法は、上記問題点に加えて、更に、照明の照射環境の均一化を図る必要が生じると言う問題がある。
【０００９】
これらの様に、画像処理装置を用いる方法は、コンタクトに光源を当てた際に陰となる部分が発生した場合、又はリード、ステージ及び背景に明確な色彩の相違が存在しない場合などには、リードやステージの輪郭を画像として明瞭に取り込むことができない。そして、この様な不都合な現象は、コンタクトが狭いピッチで配列され、又は複数のコンタクトの列が重なり合ったコネクタにおいてより顕著となる。
【００１０】
基板表面と各ピンとの距離が小さいと光の干渉や透過量不足によりコプラナリティ検査の測定対象となる基板表面と各ピンとの隙間に暗部等ができ、基板表面と各ピンとの距離の測定に誤測定が生じるという問題に鑑み、第五の手法として、半導体装置を透明ステージ上に設定してリード端子のコプラナリティを測定するコプラナリティ測定方法において、コプラナリティ測定のための基準線を前記透明ステージの上端より所定距離だけ下方に設け、前記リード端子と前記基準線との距離を測定し、前記リード端子と前記基準線との測定距離から前記所定距離を差し引くことにより前記リード端子のコプラナリティを算出するコプラナリティ測定方法が挙げられる（下記特許文献４参照。）。
【先行技術文献】
【特許文献】
（【００１１】以降は省略されています）

関連特許