特許ウォッチ

公開番号2024122688
公報種別公開特許公報(A)
公開日2024-09-09
出願番号2023030361
出願日2023-02-28
発明の名称PLL回路
出願人ラピステクノロジー株式会社
代理人弁理士法人太陽国際特許事務所
主分類H03L 7/095 20060101AFI20240902BHJP(基本電子回路)
要約【課題】意図せず動作可能な周波数を超えた分周比の設定が行われてデッドロック状態となった場合でも、動作可能な周波数の設定になれば、正常な動作状態に自動的に復帰可能とする。
【解決手段】デッドロック検出回路20は、制御電圧104が予め設定された上限値を超えた場合、デッドロック状態であると判定して、切替信号106をHレベルにし、制御電圧104が予め設定された下限値を下回った場合、切替信号106をLレベルとする。マルチプレクサ12、13は、切替信号106がHレベルになると、基準クロック信号101の代わりにLレベルの信号が位相周波数検出器14に入力され、フィードバッククロック信号107の代わりに基準クロック信号101が位相周波数検出器14に入力されるような切り替えを行う。
【選択図】図1
特許請求の範囲【請求項１】
入力された制御電圧に応じた発振周波数の出力信号を生成する電圧制御発振器と、
前記電圧制御発振器により生成された出力信号の周波数を、設定された分周比により分周する分周回路と、
前記分周回路により分周された出力信号と、予め設定された周波数の基準信号との位相差を検出して、検出した位相差に応じて上昇指示信号又は下降指示信号を出力する位相比較器と、
前記上昇指示信号又は前記下降指示信号に基づいて、出力電圧を上昇又は下降させるチャージポンプ回路と、
前記チャージポンプ回路からの出力電圧を平滑化して、前記制御電圧として前記電圧制御発振器に出力するフィルタ回路と、
前記制御電圧が予め設定された上限値を超えた場合、切替信号をアクティブにし、前記制御電圧が予め設定された下限値を下回った場合、前記切替信号をインアクティブとするデッドロック検出回路と、
前記切替信号がインアクティブの場合、前記分周回路により分周された出力信号と、前記基準信号とを、位相差及び周波数差が検出されるように前記位相比較器に入力させ、前記切替信号がアクティブになると、前記基準信号の代わりにロウレベルの信号が入力され、前記分周回路により分周された出力信号の代わりに、前記基準信号が入力されるような切り替えを行う切替回路と、
を備えたＰＬＬ回路。
続きを表示（約 450 文字）【請求項２】
前記デッドロック検出回路が、
前記制御電圧が予め設定された上限電圧以上になった場合に第１の信号を生成する第１の生成回路と、
前記制御電圧が予め設定された下限電圧以下になった場合に第２の信号を生成する第２の生成回路と、
前記第１の信号をクロック入力とし、前記第２の信号をリセット入力とし、入力にハイレベルの信号が接続され、出力を前記切替信号とするフリップフロップ回路と、
により構成された請求項１記載のＰＬＬ回路。
【請求項３】
前記第１の生成回路が、前記制御電圧が予め設定された上限電圧以上になるとオフする第１のトランジスタを有し、前記第１のトランジスタがオフすることにより前記第１の信号をハイレベルとし、
前記第２の生成回路が、前記制御電圧が予め設定された下限電圧以下になるとオフする第２のトランジスタを有し、前記第２のトランジスタがオフすることにより前記第２の信号をハイレベルとする、
請求項２記載のＰＬＬ回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ＰＬＬ回路に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
ある基準周波数に基づいて様々な周波数の出力信号を生成するためにＰＬＬ（Phase Locked Loop）回路が広く用いられている（例えば特許文献１参照）。
【０００３】
このようなＰＬＬ回路は、制御電圧に応じて発振周波数を変化させるように構成されたＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）を備えており、この制御電圧を変化させることにより希望する周波数の出力信号を得るように構成される。
【先行技術文献】
【特許文献】
【０００４】
特開２００４－７４３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そして、近年、このようなＰＬＬ回路では、要求される出力周波数が高くなり、広帯域な周波数の出力信号を生成するようになっている。そのため、ＶＣＯの周波数特性には、周辺回路が動作しない動作条件及び設定が含まれる場合が出てきている。
【０００６】
そのため、ＰＬＬ回路において、動作範囲を超えるような周波数が設定されてしまうとデッドロック状態となり、外部からＰＬＬ回路をリセットしない限り正常動作状態に復帰することができなくなってしまう場合がある。
【０００７】
本発明の目的は、意図せず動作可能な周波数を超えた設定が行われてデッドロック状態となった場合でも、動作可能な周波数の設定になれば、正常な動作状態に自動的に復帰することが可能なＰＬＬ回路を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のＰＬＬ回路は、入力された制御電圧に応じた発振周波数の出力信号を生成する電圧制御発振器と、
前記電圧制御発振器により生成された出力信号の周波数を、設定された分周比により分周する分周回路と、
前記分周回路により分周された出力信号と、予め設定された周波数の基準信号との位相差を検出して、検出した位相差に応じて上昇指示信号又は下降指示信号を出力する位相比較器と、
前記上昇指示信号又は前記下降指示信号に基づいて、出力電圧を上昇又は下降させるチャージポンプ回路と、
前記チャージポンプ回路からの出力電圧を平滑化して、前記制御電圧として前記電圧制御発振器に出力するフィルタ回路と、
前記制御電圧が予め設定された上限値を超えた場合、切替信号をアクティブにし、前記制御電圧が予め設定された下限値を下回った場合、前記切替信号をインアクティブとするデッドロック検出回路と、
前記切替信号がインアクティブの場合、前記分周回路により分周された出力信号と、前記基準信号とを、位相差及び周波数差が検出されるように前記位相比較器に入力させ、前記切替信号がアクティブになると、前記基準信号の代わりにロウレベルの信号が入力され、前記分周回路により分周された出力信号の代わりに、前記基準信号が入力されるような切り替えを行う切替回路と、を備えている。
【０００９】
また、本発明のＰＬＬ回路は、前記デッドロック検出回路が、
前記制御電圧が予め設定された上限電圧以上になった場合に第１の信号を生成する第１の生成回路と、
前記制御電圧が予め設定された下限電圧以下になった場合に第２の信号を生成する第２の生成回路と、
前記第１の信号をクロック入力とし、前記第２の信号をリセット入力とし、入力にハイレベルの信号が接続され、出力を前記切替信号とするフリップフロップ回路とにより構成するようにしてもよい。
【００１０】
さらに、本発明のＰＬＬ回路は、前記第１の生成回路が、前記制御電圧が予め設定された上限電圧以上になるとオフする第１のトランジスタを有し、前記第１のトランジスタがオフすることにより前記第１の信号をハイレベルとし、
前記第２の生成回路が、前記制御電圧が予め設定された下限電圧以下になるとオフする第２のトランジスタを有し、前記第２のトランジスタがオフすることにより前記第２の信号をハイレベルとするようにしてもよい。
【発明の効果】
（【００１１】以降は省略されています）

関連特許