特許ウォッチ

公開番号2024103565
公報種別公開特許公報(A)
公開日2024-08-01
出願番号2024085940,2022009513
出願日2024-05-28,2022-01-25
発明の名称炭化ケイ素エピタキシャル基板
出願人株式会社プロテリアル
代理人
主分類C30B 29/36 20060101AFI20240725BHJP(結晶成長)
要約【課題】高品質な炭化ケイ素単結晶を高速成長させることが可能な炭化ケイ素単結晶の製造方法を提供する。
【解決手段】炭化ケイ素エピタキシャル基板10は、第1面を有する炭化ケイ素基板20と、第1面に位置する炭化ケイ素エピタキシャル層30とを備え、第1面20aは、(000-1)C面であり、炭化ケイ素エピタキシャル層の上面30aにおいて、線状表面欠陥密度が1.0cm^-2未満であり、前記炭化ケイ素基板の前記第1面における基底面転位密度に対する前記線状表面欠陥密度の割合が0.04%未満であり、前記炭化ケイ素基板の直径が100mm以上である。
【選択図】図1

特許請求の範囲【請求項１】
第１面を有する炭化ケイ素基板と、
前記第１面に位置する炭化ケイ素エピタキシャル層と、
を備え、
前記第１面は、（０００－１）Ｃ面であり、
前記炭化ケイ素エピタキシャル層の上面において、線状表面欠陥密度が１．０ｃｍ
－２
未満であり、
前記炭化ケイ素基板の前記第１面における基底面転位密度に対する前記線状表面欠陥密度の割合が０．０４％未満であり、
前記炭化ケイ素基板の直径が１００ｍｍ以上である、炭化ケイ素エピタキシャル基板。
続きを表示（約 480 文字）【請求項２】
前記線状表面欠陥密度が０．５ｃｍ
－２
未満である、請求項１に記載の炭化ケイ素エピタキシャル基板。
【請求項３】
前記線状表面欠陥密度が０．３５ｃｍ
－２
未満である、請求項１に記載の炭化ケイ素エピタキシャル基板。
【請求項４】
前記炭化ケイ素基板の前記第１面における、基底面転位密度が３０００ｃｍ
－２
未満である、請求項１から３のいずれか１項に記載の炭化ケイ素エピタキシャル基板。
【請求項５】
前記炭化ケイ素基板の前記第１面における、基底面転位密度が２０００ｃｍ
－２
未満である、請求項１から３のいずれか１項に記載の炭化ケイ素エピタキシャル基板。
【請求項６】
前記第１面は、４°以下のオフ角を有する、請求項１から３のいずれか１項に記載の炭化ケイ素エピタキシャル基板。
【請求項７】
前記第１面の表面粗さＲａは１ｎｍ以下である、請求項１から３のいずれか１項に記載の炭化ケイ素エピタキシャル基板。

発明の詳細な説明【技術分野】
【０００１】
本願は、炭化ケイ素エピタキシャル基板およびその製造方法に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
炭化ケイ素（ＳｉＣ）半導体は、シリコン半導体よりも大きな絶縁破壊電界強度、電子の飽和ドリフト速度および熱伝導率を備える。このため、炭化ケイ素半導体は、従来のシリコンデバイスよりも高温、高速で大電流動作が可能なパワーデバイスを実現することが可能であり、電気自動車やハイブリッドカー等に使用されるモータを高効率で駆動するスイッチング素子を実現する半導体として注目されている。
【０００３】
炭化ケイ素半導体は、同じ化学組成であっても、積層方向（＜０００１＞方向）における炭素原子とケイ素原子の配置が異なる複数のポリタイプが存在する。さらに、これらポリタイプ間の内部エネルギー差が小さいことから、単結晶中に異種ポリタイプが生成され易く、生じた異種のポリタイプは、転位や積層欠陥（ＳＦ、ＳｔａｃｋｉｎｇＦａｕｌｔ）となる。一般に炭化ケイ素基板には、シリコン基板などに比べて、こうした転位や積層欠陥が多く含まれる。このため、炭化ケイ素半導体を用いてスイッチング素子などの半導体デバイスを製造する場合、炭化ケイ素基板上にこうした欠陥の少ない炭化ケイ素エピタキシャル層を形成し、炭化ケイ素エピタキシャル層に半導体デバイスの主な構造が形成される。
【０００４】
しかし、転位や積層欠陥は拡張欠陥であり、炭化ケイ素基板の表面近傍に生じた転位や積層欠陥は、エピタキシャル成長の際、炭化ケイ素エピタキシャル層に伝播し、炭化ケイ素エピタキシャル層の結晶品質を低下させやすい。このため、炭化ケイ素基板自体の結晶品質を向上させる技術、および、高品質な炭化ケイ素エピタキシャル層を形成する技術の開発が炭化ケイ素半導体デバイスの普及には重要である。
【０００５】
積層欠陥は、面状の欠陥であり、炭化ケイ素エピタキシャル層に生成する代表的な欠陥である。また、炭化ケイ素半導体を用いたバイポーラデバイスが、基底面転位（ＢａｓａｌＰｌａｎｅＤｉｓｌｏｃａｔｉｏｎ、ＢＰＤと略される）を含む場合、バイポーラデバイスが順方向にバイアスされることによって、基底面転位が拡張し、積層欠陥が形成される。積層欠陥は高抵抗であるため、積層欠陥が増大すると、デバイスの内部抵抗も増大し、デバイスにおける電力損失による発熱が大きくなる結果、デバイスが破壊する可能性がある。このようなデバイスの特性の変化は、バイポーラ劣化現象として知られている（非特許文献１）。このため、電子デバイスの長期信頼性の観点から、炭化珪素エピタキシャル成長膜中の基底面転位の発生を抑えるとともに、高抵抗層となる積層欠陥の発生も抑える必要がある。
【０００６】
線状表面欠陥は炭化珪素エピタキシャル層の表面に現れる。表面線状欠陥は積層欠陥を伴う場合がありエピタキシャル成長膜における線状表面欠陥の発生も抑制することが好ましい。
【先行技術文献】
【特許文献】
【０００７】
特許第６２９５９６９号明細書
特許第４５３９１４０号明細書
【非特許文献】
【０００８】
大谷昇、「パワーデバイス用低抵抗率ＳｉＣ単結晶開発の現状」、日本結晶成長学会誌、Ｖｏｌ．４５，Ｎｏ．３（２０１８）４５－３－０１
石田夕起、「化学気相法によるＳｉＣ高速エピタキシャル成長技術の現状」、Ｊ．Ｖａｃ．Ｓｏｃ．Ｊｐｎ．，Ｖｏｌ．５４，Ｎｏ．６，２０１１
中村俊一、他２名、「４Ｈ－ＳｉＣ｛０００１｝近傍面へのホモエピタキシャル成長」、「材料」、Ｊ．Ｓｏｃ．Ｍａｔ．Ｓｃｉ．，Ｊａｐａｎ，Ｖｏｌ．５３，Ｎｏ．１２，ｐｐ．１３２３－１３２７，Ｄｅｃ．２００４
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本願は、欠陥の少ない炭化ケイ素エピタキシャル層を備えた炭化ケイ素エピタキシャル基板およびその製造方法を提供する。
【課題を解決するための手段】
【００１０】
本開示の一実施形態による炭化ケイ素エピタキシャル基板は、第１面を有する炭化ケイ素基板と、前記第１面に位置する炭化ケイ素エピタキシャル層と、を備え、前記第１面は、（０００－１）Ｃ面であり、前記炭化ケイ素エピタキシャル層の上面において、線状表面欠陥密度が１．０ｃｍ
－２
未満であり、かつ、積層欠陥密度が１．２ｃｍ
－２
未満である。
（【００１１】以降は省略されています）

関連特許