特許ウォッチ

公開番号2024072389
公報種別公開特許公報(A)
公開日2024-05-28
出願番号2022183158
出願日2022-11-16
発明の名称薄膜インダクタ素子、薄膜可変インダクタ素子及び積層薄膜素子の使用方法
出願人国立研究開発法人日本原子力研究開発機構,国立大学法人東北大学
代理人弁理士法人英知国際特許商標事務所
主分類H01L 29/82 20060101AFI20240521BHJP(基本的電気素子)
要約【課題】
電気回路内に実装するに際して、動作電流を小さくしつつも、十分な創発インダクタ機能を発現できる薄膜インダクタ素子を提供することを目的とする。
【解決手段】
磁性体層と、非磁性体層と、が積層された積層膜と、一対の電極を備え、前記磁性体層と前記非磁性体層は、積層方向と直交する方向で任意の形状で延伸され、前記磁性体層は、積層方向成分を含む略一様な磁化構造を有しており、前記非磁性体層は、絶縁体であり、かつその表面が導電可能な構造であり、前記一対の電極は、前記積層膜が延伸される両端近傍であり、少なくとも前記非磁性体層の表面に接する位置に設けられ、1kHz～1GHzの周波数で変調する電流が印加されるものであることを特徴とする薄膜インダクタ素子。
【選択図】図4
特許請求の範囲【請求項１】
磁性体層と、非磁性体層と、が積層された積層膜と、一対の電極を備え、
前記磁性体層と前記非磁性体層は、積層方向と直交する方向で任意の形状で延伸され、
前記磁性体層は、積層方向成分を含む略一様な磁化構造を有しており、
前記非磁性体層は、絶縁体であり、かつその表面が導電可能な構造であり、
前記一対の電極は、前記積層膜が延伸される両端近傍であり、少なくとも前記非磁性体層の表面に接する位置に設けられ、１ｋＨｚ～１ＧＨｚの周波数で変調する電流が印加されるものである
ことを特徴とする薄膜インダクタ素子。
続きを表示（約 1,700 文字）【請求項２】
前記非磁性体層は、トポロジカル絶縁体層である
ことを特徴とする請求項１に記載の薄膜インダクタ素子。
【請求項３】
前記トポロジカル絶縁体層は、スピン軌道トルクの発現に適した組成である
ことを特徴とする請求項２に記載の薄膜インダクタ素子。
【請求項４】
前記トポロジカル絶縁体層は、Bi, Sbのうち１種類または２種類と、Se, Teのうち１種類または２種類の元素の組成を持つ
ことを特徴とする請求項２に記載の薄膜インダクタ素子。
【請求項５】
磁性体層と、非磁性体層と、が積層された積層膜と、一対の電極を備え、
前記磁性体層と前記非磁性体層は、積層方向と直交する方向で任意の形状で延伸され、
前記磁性体層は、積層方向成分を含む略一様な磁化構造を有しており、
前記一対の電極は、前記積層膜が延伸される両端近傍であり、少なくとも前記非磁性体層の表面に接する位置に設けられ、１ｋＨｚ～１ＧＨｚの周波数で変調する電流が印加されるものであり、
前記非磁性体層は、電子のフェルミエネルギーが伝導帯と価電子帯の間のギャップ内となるように組成比が調整されたトポロジカル絶縁体層、又は、電子のフェルミエネルギーが伝導帯と価電子帯の間のバンドギャップ内となるようにゲート電圧が調整されたトポロジカル絶縁体層である
ことを特徴とする薄膜インダクタ素子。
【請求項６】
前記非磁性体層の前記磁性体層と反対側には、障壁層を介在させて、ゲート電極層が積層されるようにして設けられ、
前記ゲート電極層にバイアスを印加することによって、前記非磁性体層と前記磁性体層の界面に集中して電流が流れるようにされている
ことを特徴とする請求項１に記載の薄膜インダクタ素子。
【請求項７】
前記磁性体層と前記一対の電極が離間されることにより、前記非磁性体層と前記磁性体層の界面により集中して電流が流れるように構成されている
ことを特徴とする請求項１に記載の薄膜インダクタ素子。
【請求項８】
前記磁性体層は、絶縁体であり、このことにより、前記非磁性体層と前記磁性体層の界面により集中して電流が流れるように構成されている
ことを特徴とする請求項１に記載の薄膜インダクタ素子。
【請求項９】
磁性体層と、非磁性体層と、が積層された積層膜と、１ｋＨｚ～１ＧＨｚの周波数で変調する電流を印加するための一対の電極と、前記積層膜を取り囲む薄膜コイルを備え、
前記磁性体層と前記非磁性体層は、積層方向と直交する方向で任意の形状で延伸され、
前記磁性体層は、積層方向成分を含む磁化構造を有しており、
前記非磁性体層は、絶縁体であり、かつその表面が導電可能な構造であり、
前記薄膜コイルのオンオフ及び／又は電流の向きを切り替えて外部磁場を制御することによってインダクタンス変調動作が実現される
ことを特徴とする薄膜可変インダクタ素子。
【請求項１０】
磁性体層と、非磁性体層と、が積層された積層膜と、一対の電極と、ゲート電極を備え、
前記磁性体層と前記非磁性体層は、積層方向と直交する方向で任意の形状で延伸され、
前記磁性体層は、積層方向成分を含む略一様な磁化構造を有しており、
前記非磁性体層は、トポロジカル絶縁体層であり、
前記一対の電極は、前記積層膜が延伸される両端近傍であり、少なくとも前記非磁性体層の表面に接する位置に設けられていることを特徴とする積層薄膜素子をインダクタ素子として使用する方法であって、
前記ゲート電極に電子のフェルミエネルギーが伝導帯と価電子帯の間のバンドギャップ内となるように調整された電圧を印加する工程と、
前記一対の電極に１ｋＨｚ～１ＧＨｚの周波数で変調する電流が印加される工程と、
を含むことを特徴とする積層薄膜素子の使用方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、薄膜インダクタ素子、薄膜可変インダクタ素子及び積層薄膜素子の使用方法に関する。
続きを表示（約 5,700 文字）【背景技術】
【０００２】
コイルに生じる誘導起電力を使い回路電流を一定に保つ素子としてインダクタ素子が知られている。変圧を行うためのトランスが第一の用途として想起される一方で、小型の電気機器や電気回路におけるフィルタ等の高周波回路としてもインダクタ素子は用いられる。携帯用通信端末等の各種電子機器で使用される回路素子には小型化・微細化が求められ、当然にインダクタ素子にも同様の要求仕様が生じる一方で、所望の機能特性を実現するため、インダクタ素子の強さであるインダクタンスには一定程度の大きさが求められることになる。しかし、インダクタンスは、コイルの巻き数の２乗およびコイル断面積に比例し、インダクタンス強さと小型化はトレードオフの関係にあるため、インダクタ素子の小型化には自ずと限界があった。
こうした中、電気機器や電気回路の小型化に必要なインダクタ素子の微細化に寄与するとの期待の下、近年、スピントロニクス技術に基づく創発電磁場によるインダクタ素子としての創発インダクタ（Emergent Inductor）の原理が解明され、実証にも成功している。図８が示すように、従前からのインダクションコイルがインダクタンス強さと小型化というトレードオフの関係を持つのに対して、非特許文献１で開示される創発インダクタ（Emergent Inductor）は、このようなトレードオフの関係を持たず、むしろ逆に、素子断面積がインダクタンスに反比例し、小型化する程にインダクタンスが大きくなるという性質を有する。このため、創発インダクタはダウンサイジングに大きく貢献するものと期待されている。
しかしながら、創発インダクタは、創発電磁場によるインダクタンスを発生するために、螺旋磁気構造（図８参照）や横型コニカル磁気構造といった非共線的な磁気構造の形成が必須となる。非特許文献１では、Gd
3
Ru
4
Al
12
を用いることで非共線的な磁気構造が形成されることが確認されている。しかし、Gd
3
Ru
4
Al
12
は一般的な材料とは言い難いことから、創発インダクタは、その実現のために材料を選ぶことになるし、適正に材料を選択するという問題をクリアしても螺旋磁気構造を形成するためには結晶方位制御も必要となる。加えて、先行研究によれば、素子性能の温度依存性が高いことも判明している。
このような先行研究が抱える問題を抜本的に解決するべく、非共線的な磁気構造に依るのではなく、空間的に一様な磁気構造を持つ磁性材料に依り、創発インダクタ機能を発現させる試みがなされた。非特許文献２は、量子効果である交換相互作用に加えて、量子相対論効果であるスピン軌道相互作用に着目し、これらの効果の複合的作用により、導線と磁気モーメントのどちらにも、ねじれの無い系、すなわち、向きが一様な磁気モーメントを持つ磁性体においても、創発インダクタが発現することを理論的に明らかにした。
【先行技術文献】
【非特許文献】
【０００３】
Tomoyuki Yokouchi, Fumitaka Kagawa, Max Hirschberger, Yoshichika Otani, Naoto Nagaosa & Yoshinori Tokura "Emergent electromagnetic induction in a helical-spin magnet", Nature, Vol.586, 8 October 2020
Yuta Yamane, Shunsuke Fukami, & Jun’ichi Ieda "Theory of Emergent Inductance with Spin-Orbit Coupling Effects”, DOI: 10.1103/PhysRevLett.128.147201
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、非特許文献２において提案されているねじれの無い系において、創発インダクタの発現は確認されたものの、磁性体のスピンを動かすための動作電流としては一定程度の大きさが必要とされ、このことが、電気回路内に実装するに際しての実効性を低めるという課題が存在する。
本発明は、この課題を解決するべく、電気回路内に実装するに際して、動作電流を小さくしつつも、十分な創発インダクタ機能を発現できる薄膜インダクタ素子を提供することを発明の課題とするものである。
【課題を解決するための手段】
【０００５】
本発明の薄膜インダクタ素子は、少なくとも以下の構成を具備するものである。
磁性体層と、非磁性体層と、が積層された積層膜と、一対の電極を備え、前記磁性体層と前記非磁性体層は、積層方向と直交する方向で任意の形状で延伸され、前記磁性体層は、積層方向成分を含む略一様な磁化構造を有しており、前記非磁性体層は、絶縁体であり、かつその表面が導電可能な構造であり、前記一対の電極は、前記積層膜が延伸される両端近傍であり、少なくとも前記非磁性体層の表面に接する位置に設けられ、１ｋＨｚ～１ＧＨｚの周波数で変調する電流が印加されるものであることを特徴とする。
また、本発明の薄膜インダクタ素子は、少なくとも以下の構成を具備するものである。
磁性体層と、非磁性体層と、が積層された積層膜と、一対の電極を備え、前記磁性体層と前記非磁性体層は、積層方向と直交する方向で任意の形状で延伸され、前記磁性体層は、積層方向成分を含む略一様な磁化構造を有しており、前記一対の電極は、前記積層膜が延伸される両端近傍であり、少なくとも前記非磁性体層の表面に接する位置に設けられ、１ｋＨｚ～１ＧＨｚの周波数で変調する電流が印加されるものであり、前記非磁性体層は、電子のフェルミエネルギーが伝導帯と価電子帯の間のギャップ内となるように組成比が調整されたトポロジカル絶縁体層、又は、電子のフェルミエネルギーが伝導帯と価電子帯の間のバンドギャップ内となるようにゲート電圧が調整されたトポロジカル絶縁体層であることを特徴とする。
また、本発明の薄膜可変インダクタ素子は、少なくとも以下の構成を具備するものである。
磁性体層と、非磁性体層と、が積層された積層膜と、１ｋＨｚ～１ＧＨｚの周波数で変調する電流を印加するための一対の電極と、前記積層膜を取り囲む薄膜コイルを備え、前記磁性体層と前記非磁性体層は、積層方向と直交する方向で任意の形状で延伸され、前記磁性体層は、積層方向成分を含む磁化構造を有しており、前記非磁性体層は、絶縁体であり、かつその表面が導電可能な構造であり、前記薄膜コイルのオンオフ及び／又は電流の向きを切り替えて外部磁場を制御することによってインダクタンス変調動作が実現されることを特徴とする。
さらに、本発明の積層薄膜素子の使用方法は、少なくとも以下の構成を具備するものである。
磁性体層と、非磁性体層と、が積層された積層膜と、一対の電極と、ゲート電極を備え、前記磁性体層と前記非磁性体層は、積層方向と直交する方向で任意の形状で延伸され、前記磁性体層は、積層方向成分を含む略一様な磁化構造を有しており、前記非磁性体層は、トポロジカル絶縁体であり、前記一対の電極は、前記積層膜が延伸される両端近傍であり、少なくとも前記非磁性体層の表面に接する位置に設けられていることを特徴とする積層薄膜素子をインダクタ素子として使用する方法であって、前記ゲート電極に電子のフェルミエネルギーが伝導帯と価電子帯の間のバンドギャップ内となるように調整された電圧を印加する工程と、前記一対の電極に１ｋＨｚ～１ＧＨｚの周波数で変調する電流が印加される工程と、を含むことを特徴とする。
これらの発明において共通することとして、「積層膜」とは、磁性体層と非磁性体層とから成る二層膜を当然に含むことに加えて、下地層やギャップ層等の付加的な膜が加えられたものも含むものである。また、「任意の形状」とは、正方形、円、楕円、長方形など、どのような形状であっても良いという意味であるが、任意の形状を選択してもインダクタンスが発現されるということを意図している。また、「一対の電極は、前記積層膜が延伸される両端近傍であり、少なくとも前記非磁性体層の表面に接する位置に設けられ」ということは、非磁性体層の表面に対して側方から接する態様と、非磁性体層の表面上から接する態様の何れの態様をも含むことを意味する。さらに、「積層方向成分を含む略一様な磁化構造」とは、非特許文献１にて創発的なインダクタンスが実現される必須要件となっている螺旋磁気構造や横型コニカル磁気構造といった非共線的な磁気構造ではなく、隣り合う磁気モーメントが共線的に配列した磁気構造を意味するものであるが、ただし、その成分として積層方向に平行な成分を有するものであることを意味する。
【図面の簡単な説明】
【０００６】
本発明の第１の実施形態に係る薄膜インダクタ素子の構造概念を示す斜視図である。
本発明の第１の実施形態に係る薄膜インダクタ素子のインダクタンス動作を示す説明図である。
本発明の第２の実施形態に係る薄膜インダクタ素子の構造概念を示す斜視図である。
本発明の第３の実施形態に係る薄膜インダクタ素子の構造概念を示す斜視図である。
本発明の第４の実施形態に係る薄膜可変インダクタ素子の構造概念を示す斜視図である。
本発明の第４の実施形態に係る薄膜可変インダクタ素子のインダクタンス変調動作を説明する図である。
本発明の実施形態に係る薄膜インダクタ素子と従来のインダクタ素子とのエネルギー効率（Ｑ値）についての特性を比較するグラフである。
従前からのインダクションコイルと創発インダクタとを対比して説明する図である。
【発明を実施するための形態】
【０００７】
本発明の実施形態に係る薄膜インダクタ素子及び薄膜可変インダクタ素子は、スピントロニクス技術ないし創発電磁場を利用するものである。より具体的に、本発明の実施形態は、磁気抵抗メモリ等の分野で既に研究開発がなされているスピン軌道トルク（SOT: Spin-orbit torque）とその逆過程の組み合わせを利用することによってインダクタとして使用するものである。
【０００８】
以下、本発明の実施形態を、図面を用いて説明するが、以下の図面は説明を目的に作成された概念図であって、分かりやすくするため、説明に不要な部材を意図的に図示していない場合がある。また、説明のため、部材を意図的に大きくまたは小さく図示している場合があり、正確な縮尺を示す図面ではない。すなわち、実施されるそのままの態様を必ずしも示しているものではないことに留意する必要がある。
【０００９】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る薄膜インダクタ素子１の構造概念を示す斜視図である。紙面における上から下に向かって、磁性体層１１と非磁性体層１２とが、この順で積層されている積層膜により、薄膜インダクタ素子１が形成されている。磁性体層１１は、積層方向成分を含む略一様な磁化構造を有している。一方、非磁性体層１２は、絶縁体であり、かつその表面が導電可能な構造である。薄膜インダクタ素子１は、紙面左右方向に延伸され、その両端には駆動電極Ｄ－ＥＬが設けられ、１ｋＨｚ～１ＧＨｚの周波数で変調する電流が印加される。第１の実施形態における駆動用電流は、一般的なサイン波の電流であるが、パルス波や三角波の信号であってもよい。第１の実施形態において、駆動電極Ｄ－ＥＬは、磁性体層１１と非磁性体層１２の境界位置を含む位置に配置されている。駆動用電流を非磁性体層１２の表面上に通電させる必要があるからである。
ここで、磁性体層１１と非磁性体層１２の上下関係は任意であり、図示のものと上下位置を入れ替えてもインダクタとして同条件で機能するものである。ただし、後記する薄膜可変インダクタ素子との共通モジュール化などを考慮したならば、図示された上下関係とするのが有利である。磁性体の磁化の方向は、積層方向成分を含む方向であれば、インダクタとしての機能を発現するものであるが、第１の実施形態においては、大きなインダクタンスが得られるように、積層方向に平行な方向に安定した磁気異方性を有するものとされている。また、スピン軌道トルクを発現できる非磁性体層であれば、インダクタ機能は発現されるのであるが、電気回路内に実装されることを考慮して、動作電流を小さくするために、第１の実施形態における非磁性体層１２は、絶縁体であり、かつその表面が導電可能な構造のもの、たとえば、トポロジカル絶縁体層とされている。
【００１０】
（薄膜インダクタ素子の製造方法）
まず、トポロジカル絶縁体膜を、分子線エピタキシー法を用いて製造し、次いで、その上に磁性体膜を超高真空スパッタリング法により堆積させる。薄膜堆積後、磁場中にて熱処理を行っても良く、本実施形態に係る薄膜インダクタ素子１では、３００℃の雰囲気で２時間の処理を行った。ただし、ここで示した手法は、製造方法を限定する物ではなく、この成膜方法に依らずとも、図１に示される積層膜が製造できれば、良いことは言うまでもない。
（【００１１】以降は省略されています）

関連特許