発明の詳細な説明【技術分野】 【０００１】 本発明は、半導体エピタキシャル基板の製造方法、半導体エピタキシャル基板、及び半導体装置に関する。 続きを表示（約 2,900 文字）【背景技術】 【０００２】 ＳｉＣは、２．２～３．３ｅＶという広いバンドギャップを有することから高い絶縁破壊強度を有し、また熱伝導率も大きいためパワーデバイスや高周波用デバイスなどの各種半導体デバイス用の半導体材料として期待されている材料である。 【０００３】 しかしながら、ＳｉＣを用いてダイオードなど実際の素子を作製した場合に順方向に通電した場合、多数のキャリアが基板に注入されて転位が拡張することで、順方向特性が変動してしまい（Ｖｆ変動）、動作が不安定になり信頼性が損なわれる、順方向劣化と呼ばれる現象が生じることが知られており、大きな問題である（非特許文献１）。 【０００４】 この転位の拡張を止める方法として、Ｃｕイオンを注入する方法（非特許文献２）が2010年に提案されたのち、最近になってＨ ＋ でも同様の効果があることが報告されている（非特許文献３及び４）。 具体的には非特許文献３、４ではＨ ＋ を１×１０ １５ ａｔｏｍｓ／ｃｍ ２ 程度注入する方法が提案されている。この方法は高ドーズのＨ ＋ を深い位置（ＳｉＣエピタキシャルであれば５μｍ以上）に注入することが必要であるが、装置構成上、Ｈ ＋ の高いドーズ量と深い位置（高加速）を同時に満たすことが難しく実際の応用には課題がある（高加速を優先すると、１枚のＳｉＣウェーハにＨ ＋ を注入するのに１０時間以上を要する）。 【０００５】 このＨ ＋ のＳｉＣへの注入に関しては他にもいくつかの先行技術が報告されている。特許文献１には、２枚のＳｉＣ単結晶ウェーハを準備し、それぞれに酸化膜を形成したのち、片方の基板に水素イオンを注入し、その後、酸化膜を介して室温で接合一体化してから、５００℃以上に加熱処理することにより水素イオン注入された箇所でＳｉＣ単結晶ウェーハを２分割し半導体電子素子用基板を作製する方法が開示されている。この方法では、接合部に酸化膜が存在しており、縦方向デバイスとする際に、この酸化膜が絶縁層として機能しパワーデバイス基板としての機能が大きく制限されてしまう。また、特許文献２には、Ｈ ＋ 注入した単結晶と多結晶のＳｉＣ基板を貼り合わせたのちに、単結晶及び多結晶それぞれを剥離する方法が開示されているが、２回剥離をおこなうことによるコストの増加とそれぞれ所定の工程で剥離をおこなう難しさがあり、また順方向劣化については言及がされていない。さらに、特許文献３では、不純物濃度と欠陥密度に注目しており欠陥密度の少ない高抵抗基板をＨ ＋ 注入を用いて転写する方法が開示されている。この方法は、もともとの基板に存在する欠陥を低減する方法ではあるが、その後の信頼性に関わる順方向劣化については言及がない。さらに、特許文献４には、Ｈ ＋ による基板剥離のもととなる技術が開示されており、拡散バリア（酸素拡散バリア）機能については言及があるが、こちらも順方向劣化については言及がない。最後の特許文献５はＨ ＋ による分離への記述はあるが、同じく順方向劣化に対する解決策は示されていない。 【先行技術文献】 【特許文献】 【０００６】 特開平１１－００３８４２号公報 特開２０１６－０１８８９０号公報 特開２０１４－０２２７１１号公報 特開２００７－３２９４７０号公報 特開２００７－２２７４１５号公報 【非特許文献】 【０００７】 M. Skowronski and S. Ha, “Degradation of hexagonal silicon-carbide-based bipolar devices”, J. Appl., Phys., 99, 01101(2006). B. Chen, H. Matsuhara, T. Sekiguchi, T. Ohyanagi, A. Kinoshita and H. Okumura, “Pinning of recombination-enhanced dislocation mition in 4H-SiC : Role of Cu and EH1 complex”, Appl. Phys. Lett., 96, 212110(2010). M. Kato, O. Watanabe, T. Mii, H. Sakane, S. Harada, “Suppression of stacking fault expansion in SiC PiN diodes by H+ implantation”, Abstract of 19th International Conference on Silicon Carbide and Related Materials, 453(2022). S. Harada, T. Mii, H. Sakane, M. Kato, “Suppression of recombination enhanced dislocation glide motion in 4HSiC by hydrogen ion implantation”, Abstract of 19th International Conference on Silicon Carbide and Related Materials, 459(2022). 【発明の概要】 【発明が解決しようとする課題】 【０００８】 このように、ＳｉＣ基板にＨ ＋ を注入する方法は多数知られているが、順方向劣化を現実的に解決するには課題がある。 【０００９】 本発明は、上記課題を解決するためになされたものであり、上記のＳｉＣ素子の順方向劣化の問題を基板レベルで解決するためになされたものである。より詳しくは高耐圧デバイス基板として期待されている４Ｈ－ＳｉＣが、通電によりキャリアが注入されることで転位が拡張して電気特性が変化する順方向劣化（通電劣化）の問題を解決するものであり、従来よりも順方向劣化を容易に抑制することが可能となる半導体エピタキシャル基板の製造方法、半導体エピタキシャル基板、及び半導体装置を提供することを目的とする。 【課題を解決するための手段】 【００１０】 本発明は、上記目的を達成するためになされたものであり、４Ｈ－ＳｉＣ基板の表面にＨ ＋ を注入するイオン注入工程と、前記イオン注入工程を行った前記４Ｈ－ＳｉＣ基板の表面に４Ｈ－ＳｉＣをエピタキシャル成長させるエピタキシャル成長工程と、を含むことを特徴とする半導体エピタキシャル基板の製造方法を提供する。 （【００１１】以降は省略されています） この特許をJ-PlatPatで参照する
特許ウォッチ
