特許ウォッチ

公開番号2024062397
公報種別公開特許公報(A)
公開日2024-05-09
出願番号2023178860
出願日2023-10-17
発明の名称メモリ回路、ダイナミックランダムアクセスメモリ及びその動作方法
出願人國立中央大學
代理人個人,個人,個人
主分類H10B 12/00 20230101AFI20240430BHJP()
要約【課題】ダイナミックランダムアクセスメモリを提供する。
【解決手段】本発明は、蓄積ダイオード及び制御電界効果トランジスタを含むダイナミックランダムアクセスメモリを提供する。蓄積ダイオードは、ゲートでフローティングされた電界効果トランジスタで構成され、ゲートでフローティングされた電界効果トランジスタの2つのソース/ドレインはそれぞれ蓄積ダイオードのカソードとアノードとされる。制御電界効果トランジスタは、蓄積ダイオードのカソード又はアノードに電気的に接続される。
【選択図】図1
特許請求の範囲【請求項１】
ゲートでフローティングされた電界効果トランジスタで構成され、前記ゲートでフローティングされた電界効果トランジスタの２つのソース／ドレインはそれぞれカソードとアノードとされる蓄積ダイオードと、
前記蓄積ダイオードの前記カソード又は前記アノードに電気的に接続される制御電界効果トランジスタとを備えるダイナミックランダムアクセスメモリ。
続きを表示（約 1,800 文字）【請求項２】
前記制御電界効果トランジスタは、
第１ゲートと、
それぞれ前記第１ゲートの対向する両側に位置する第１ソース／ドレイン領域及び第２ソース／ドレイン領域と、
前記第１ソース／ドレイン領域と前記第２ソース／ドレイン領域との間に位置する第１チャネル領域と、
前記第１ゲートと前記第１チャネル領域との間に位置する第１誘電体層領域とを含む請求項１に記載のダイナミックランダムアクセスメモリ。
【請求項３】
前記制御電界効果トランジスタ及び前記蓄積ダイオードは、前記第２ソース／ドレイン領域を共有し、前記蓄積ダイオードは、
第２ゲートと、
それぞれ前記第２ゲートの対向する両側に位置する第２ソース／ドレイン領域及び第３ソース／ドレイン領域と、
前記第２ソース／ドレイン領域と前記第３ソース／ドレイン領域との間に位置する第２チャネル領域と、
前記第２ゲートと前記第２チャネル領域との間に位置する第２誘電体層領域とを含む請求項２に記載のダイナミックランダムアクセスメモリ。
【請求項４】
前記第３ソース／ドレイン領域は選択線に電気的に接続され、前記第２ゲートはフローティングである請求項３に記載のダイナミックランダムアクセスメモリ。
【請求項５】
前記第１ソース／ドレイン領域はビット線に電気的に接続され、前記第１ゲートはワード線に電気的に接続される請求項２、３又は４に記載のダイナミックランダムアクセスメモリ。
【請求項６】
アレイ状に配列され、それぞれダイナミックランダムアクセスメモリを含む複数のメモリユニットを備え、
前記ダイナミックランダムアクセスメモリは、
ゲートがワード線に電気的に接続される制御電界効果トランジスタと、
ゲートでフローティングされた電界効果トランジスタで構成され、対向する両端がそれぞれ選択線と前記制御電界効果トランジスタの一端に電気的に接続され、前記制御電界効果トランジスタの他端がビット線に電気的に接続される蓄積ダイオードとを含むメモリ回路。
【請求項７】
各前記メモリユニットは、別のダイナミックランダムアクセスメモリを含み、前記別のダイナミックランダムアクセスメモリは、
ゲートが別のワード線に電気的に接続される別の制御電界効果トランジスタと、
別のゲートでフローティングされた電界効果トランジスタで構成され、対向する両端がそれぞれ別の選択線と前記別の制御電界効果トランジスタの一端に電気的に接続され、前記別の制御電界効果トランジスタの他端が前記ビット線に電気的に接続される別の蓄積ダイオードとを含む請求項６に記載のメモリ回路。
【請求項８】
ダイナミックランダムアクセスメモリの動作方法であって、
前記ダイナミックランダムアクセスメモリは、互いに直列接続された蓄積ダイオード及び制御電界効果トランジスタを含み、前記蓄積ダイオードは、ゲートでフローティングされた電界効果トランジスタで構成され、前記動作方法は、
前記ダイナミックランダムアクセスメモリに書き込む際に、ワード線に制御電圧を印加し、ビット線に書き込み電圧を印加し、選択線にゼロ電圧を印加するステップを含み、前記制御電界効果トランジスタのゲートは前記ワード線に電気的に接続され、前記蓄積ダイオードの対向する両端はそれぞれ、前記選択線と前記制御電界効果トランジスタの一端に電気的に接続され、前記制御電界効果トランジスタの他端は前記ビット線に電気的に接続されるダイナミックランダムアクセスメモリの動作方法。
【請求項９】
前記制御電圧は、前記制御電界効果トランジスタをオンにし、前記書き込み電圧により、前記蓄積ダイオードにツェナートンネリング効果を発生させ、前記蓄積ダイオードに電気を蓄積させる請求項８に記載の動作方法。
【請求項１０】
前記ダイナミックランダムアクセスメモリをリフレッシュする際に、前記ワード線に前記制御電圧を印加し、前記ビット線に前記書き込み電圧を印加し、前記選択線に前記ゼロ電圧を印加するステップを更に含む請求項８に記載の動作方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、記憶回路及びその動作方法に関し、特にメモリ回路、ダイナミックランダムアクセスメモリ及びその動作方法に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
ムーアの法則の進展により、様々な組み込みメモリがファウンドリで量産されるようになった。半導体メモリは多くの応用分野で、様々な電子製品に広く使用されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、バックエンド（ＢＥＯＬ）でより多くのフォトマスクを使用する高アスペクト比スタックト・キャパシタ技術のコストと難易度の増加により、１つのトランジスタと１つのキャパシタ（１Ｔ１Ｃ）を組み込んだダイナミックランダムアクセスメモリ（ｅＤＲＡＭ）は、より高度なプロセスの開発を停止した。したがって、上記の理由に基づいて、ますます微細化される製造プロセスに適応するために、新しいダイナミックランダムアクセスメモリが必要とされる。
【課題を解決するための手段】
【０００４】
本発明は、従来技術の問題を改善するメモリ回路、ダイナミックランダムアクセスメモリ及びその動作方法を提供する。
【０００５】
本発明の一実施例において、本発明に係るダイナミックランダムアクセスメモリは、ゲートでフローティングされた電界効果トランジスタで構成され、ゲートでフローティングされた電界効果トランジスタの２つのソース／ドレインはそれぞれカソードとアノードとされる蓄積ダイオードと、蓄積ダイオードのカソード又はアノードに電気的に接続される制御電界効果トランジスタと、を備える。
【０００６】
本発明の一実施例において、制御電界効果トランジスタは、第１ゲート、第１ソース／ドレイン領域、第２ソース／ドレイン領域、第１チャネル領域、及び第１誘電体層領域を含む。第１ソース／ドレイン領域と第２ソース／ドレイン領域はそれぞれ第１ゲートの対向する両側に位置し、第１チャネル領域は第１ソース／ドレイン領域と第２ソース／ドレイン領域の間に位置し、第１誘電体層領域は第１ゲートと第１チャネル領域の間に位置する。
【０００７】
本発明の一実施例において、制御電界効果トランジスタと蓄積ダイオードは第２ソース／ドレイン領域を共有し、蓄積ダイオードは第２ゲート、第２ソース／ドレイン領域、第３ソース／ドレイン領域、第２チャネル領域、及び第２誘電体層領域を含む。第２ソース／ドレイン領域と第３ソース／ドレイン領域はそれぞれ第２ゲートの対向する両側に位置する。第２チャネル領域は、第２ソース／ドレイン領域と第３ソース／ドレイン領域との間に位置し、第２誘電体層領域は、第２ゲートと第２チャネル領域との間に位置する。
【０００８】
本発明の一実施例において、第３ソース／ドレイン領域は選択線に電気的に接続され、第２ゲートはフローティングである。
【０００９】
本発明の一実施例において、第１ソース／ドレイン領域はビット線に電気的に接続され、第１ゲートはワード線に電気的に接続される。
【００１０】
本発明の一実施例において、本発明に係るメモリ回路は、アレイ状に配列され、それぞれダイナミックランダムアクセスメモリを含み、ダイナミックランダムアクセスメモリは制御電界効果トランジスタ及び蓄積ダイオードを含む複数のメモリユニットを備える。制御電界効果トランジスタのゲートはワード線に電気的に接続され、蓄積ダイオードはゲートでフローティングされた電界効果トランジスタで構成され、蓄積ダイオードの対向する両端はそれぞれ選択線と制御電界効果トランジスタの一端に電気的に接続され、制御電界効果トランジスタの他端はビット線に電気的に接続される。
（【００１１】以降は省略されています）

関連特許