TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024060564
公報種別公開特許公報(A)
公開日2024-05-02
出願番号2023094202,2023054315
出願日2023-06-07,2022-10-19
発明の名称半導体基板
出願人京セラ株式会社
代理人弁理士法人 HARAKENZO WORLD PATENT & TRADEMARK
主分類C30B 29/38 20060101AFI20240424BHJP(結晶成長)
要約【課題】幅広の窒化物半導体部を形成することができる、半導体基板の製造方法および製造装置、並びにGaN(窒化ガリウム)を用いた半導体素子を異種基板上に成長させた基板を提供する。
【解決手段】第1方向に並ぶ第1シード領域(S1)および成長抑制領域(DA)を含むテンプレート基板(TS)と、テンプレート基板の上方に位置する第1半導体部(8A)とを備え、第1半導体部は、第1シード領域上に位置する第1基部と、第1基部に接続し、第1空隙を介して成長抑制領域と向かい合う第1ウィング部(F1)とを有し、第1ウィング部は、成長抑制領域の上方に位置するエッジを含み、第1空隙は、第1方向(X1)の幅の厚さに対する比が5.0以上である。
【選択図】図1
特許請求の範囲【請求項1】
第1方向に並ぶ第1シード領域および成長抑制領域を含むテンプレート基板と、前記テ
ンプレート基板の上方に位置する第1半導体部とを備え、
前記第1シード領域は、前記成長抑制領域よりも上側に位置し、
前記第1半導体部は、前記第1シード領域上に位置する第1基部と、前記第1基部に接
続し、第1空隙を介して前記成長抑制領域と向かい合う第1ウィング部とを有し、
前記第1ウィング部は、前記成長抑制領域の上方に位置するエッジを含み、
前記第1空隙は、前記第1方向の幅の厚さに対する比が5.0以上である、半導体基板

続きを表示(約 960 文字)【請求項2】
前記第1ウィング部は、前記第1方向の幅の厚さに対する比が5.0以上である、請求
項1に記載の半導体基板。
【請求項3】
前記第1ウィング部は、前記第1方向の幅が7.0〔μm〕以上である、請求項2に記
載の半導体基板。
【請求項4】
前記テンプレート基板の上方に位置する第2半導体部を備え、
前記テンプレート基板は、平面視において前記成長抑制領域を介して前記第1シード領
域と隣り合う第2シード領域を有し、
前記第2シード領域は、前記成長抑制領域よりも上側に位置し、
前記第2半導体部は、前記第2シード領域上に位置する第2基部と、前記第2基部に繋
がり、第2空隙を介して前記成長抑制領域と向かい合う第2ウィング部とを有し、
前記第1ウィング部および前記第2ウィング部がギャップを介して前記第1方向に並ん
でおり、
前記第2空隙は、前記第1方向のサイズである幅の厚さに対する比が5.0以上である
、請求項1~3のいずれか1項に記載の半導体基板。
【請求項5】
前記ギャップの幅が前記第1空隙の厚さよりも大きい、請求項4に記載の半導体基板。
【請求項6】
前記テンプレート基板は上面側にリッジ部を有し、
前記リッジ部の上面に前記第1シード領域が位置する、請求項1~5のいずれか1項に
記載の半導体基板。
【請求項7】
前記第1ウィング部の幅の前記第1基部の幅に対する比が、3.0以上である、請求項
1~6のいずれか1項に記載の半導体基板。
【請求項8】
前記第1ウィング部および前記第1基部の厚さが同じである、請求項1~7のいずれか
1項に記載の半導体基板。
【請求項9】
前記第1ウィング部は、前記第1基部よりも厚さが大きい、請求項1~7のいずれか1
項に記載の半導体基板。
【請求項10】
前記第1空隙の厚さは、3.0〔μm〕以下である、請求項1~9のいずれか1項に記
載の半導体基板。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本開示は、半導体基板等に関する。
続きを表示(約 2,500 文字)【背景技術】
【0002】
GaN(窒化ガリウム)を用いた半導体素子をシリコン基板やサファイア基板上に形成する技術の開発が進んでいる。しかし、異種基板上にGaN層を成膜すると、サファイア基板上では10

cm
-2
台、シリコン基板上では10

cm
-2
台の欠陥密度で異種材料界面(基板と成膜した膜の界面)から貫通転位が発生し、その上に形成されたデバイスの特性や信頼性を低下させていた。そのため、異種基板上で、低欠陥密度のGaN層を形成するための技術としてELO(Epitaxial Lateral Overgrowth)法が検討されてきた。例えば、異種基板およびシード層(GaN層等)を含むベース基板にGaN層が成長しないマスクパターンを形成し、マスク部がない開口部に露出したシード層を成長起点として、マスク部上にGaN層を横方向成長させることで、マスク部上のGaN層の欠陥密度を低減させることができる(特許文献1)。しかし、横方向成長するGaN層がマスク部と接触することで、成膜条件によっては、GaN層の平坦性が低下する問題がある。
【0003】
特許文献2では、空隙上に半導体層を横方向成長させ、半導体層の下面(裏面)にもデバイス層(半導体積層膜)を形成している。
【先行技術文献】
【特許文献】
【0004】
特開2013-251304号公報
特表2017-535051号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献2の技術では、横方向の結晶成長が遅く、幅広の窒化物半導体部を形成することが難しいという問題がある。
【課題を解決するための手段】
【0006】
本開示にかかる半導体基板は、第1方向に並ぶ第1シード領域および成長抑制領域を含むテンプレート基板と、前記テンプレート基板の上方に位置する第1半導体部とを備え、前記第1シード領域は、前記成長抑制領域よりも上側に位置し、前記第1半導体部は、前記第1シード領域上に位置する第1基部と、前記第1基部に繋がり、第1空隙を介して前記成長抑制領域と向かい合う第1ウィング部とを有し、前記第1ウィング部は、前記成長抑制領域の上方に位置するエッジを含み、前記第1空隙は、前記第1方向の幅の厚さに対する比が5.0以上である。
【発明の効果】
【0007】
幅広の窒化物半導体部を形成することができる。
【図面の簡単な説明】
【0008】
本実施形態に係る半導体基板の構成を示す平面図である。
本実施形態に係る半導体基板の構成を示す断面図である。
本実施形態に係る半導体基板の別構成を示す断面図である。
本実施形態に係る半導体基板の別構成を示す断面図である。
本実施形態に係る半導体基板の別構成を示す断面図である。
本実施形態に係る半導体基板の別構成を示す断面図である。
本実施形態に係る半導体基板の別構成を示す断面図である。
本実施形態に係る半導体基板の別構成を示す断面図である。
本実施形態に係る半導体基板の別構成を示す平面図である。
本実施形態に係る半導体基板の製造方法を示すフローチャートである。
本実施形態に係る半導体基板の製造装置を示すブロック図である。
実施例1に係る半導体基板の構成を示す断面図である。
実施例1に係る半導体基板の製造方法を示す断面図である。
比較例に係るELO層の基部およびウィング部のラマンスペクトラムである。
実施例1に係るELO層(半導体部)の基部およびウィング部のラマンスペクトラムである。
上層部を含む半導体基板の平面図である。
上層部を含む半導体基板の断面図である。
実施例1における素子分離の方法を示す平面図である。
実施例1における素子分離の方法を示す断面図である。
実施例1に係る電子機器の構成を示す模式図である。
実施例4の半導体基板の構成を示す断面図である。
比較例のELO層に対するXRD反射スキャン測定の結果を示すグラフである。
実施例1の半導体部に対するXRD反射スキャン測定の結果を示すグラフである。
【発明を実施するための形態】
【0009】
図1は、本実施形態に係る半導体基板の構成を示す平面図である。図2は、本実施形態に係る半導体基板の構成を示す断面図である。図1および図2に示すように、半導体基板10は、第1方向X1に並ぶ第1シード領域S1および成長抑制領域DAを含むテンプレート基板TSと、テンプレート基板TSの上方に位置する第1半導体部8Aとを備える。第1シード領域S1は、成長抑制領域DAよりも上側に位置し、第1半導体部8Aは、第1シード領域S1上に位置する第1基部B1と、第1基部B1に繋がり、第1空隙J1を介して成長抑制領域DAと向かい合う第1ウィング部F1とを有する。第1ウィング部F1は、成長抑制領域DAの上方に位置するエッジE1を含む。第1空隙J1は、第1方向X1の幅WJの厚さTJに対する比(空隙のアスペクト比)が5.0以上である。
【0010】
テンプレート基板TSは、成長抑制領域DAとして機能するマスク部5と、第1シード領域S1として機能する第1開口部K1とを含むマスクパターン6を有してよい。具体的には、マスク部5の表面(上面)が成長抑制領域DAとなる。テンプレート基板TSは、第1半導体部8Aと格子定数が異なる主基板1(異種基板)と、シード部3とを含んでよい。テンプレート基板TSは上面側にリッジ部Rを有し、リッジ部Rの上面に第1シード領域S1が位置してよい。具体的には、シード部3の表面(上面)が第1シード領域S1となる。
(【0011】以降は省略されています)

特許ウォッチbot のツイートを見る
この特許をJ-PlatPatで参照する

関連特許

京セラ株式会社
試料保持具
24日前
京セラ株式会社
試料保持具
18日前
京セラ株式会社
表示システム
13日前
京セラ株式会社
光学装置及び撮像装置
1か月前
京セラ株式会社
分析装置および分析方法
1か月前
京セラ株式会社
積層セラミックコンデンサ
17日前
京セラ株式会社
半導体基板およびその製造方法
4日前
京セラ株式会社
情報処理装置及び情報処理方法
7日前
京セラ株式会社
観察システム、処理装置及び観察方法
今日
京セラ株式会社
通信制御方法、基地局、及びユーザ装置
14日前
京セラ株式会社
通信制御方法、ユーザ装置、及び基地局
14日前
京セラ株式会社
電子機器、提供デバイス及び提供システム
今日
京セラ株式会社
積層セラミック電子部品およびその製造方法
21日前
京セラ株式会社
肌状態分析システム、測定装置、肌状態分析アプリ
4日前
京セラ株式会社
表示装置、ペン入力システム、方法、及びプログラム
今日
京セラ株式会社
予測装置、予測方法、制御プログラム、および記録媒体
13日前
京セラ株式会社
通信制御方法
13日前
京セラ株式会社
空中像表示装置
13日前
京セラ株式会社
薄膜回路基板、電子部品実装用パッケージ、および電子モジュール
27日前
京セラ株式会社
情報処理装置、電力需給調整システム、情報処理方法、及びプログラム
11日前
京セラ株式会社
電力供給システムおよび電力供給方法
24日前
京セラ株式会社
発光素子搭載用パッケージおよび発光装置
13日前
京セラ株式会社
ウェアラブル端末装置、プログラムおよび表示方法
13日前
京セラ株式会社
通信方法、ユーザ装置、プログラム、及びプロセッサ
3日前
京セラ株式会社
予測装置、予測システム、予測方法、制御プログラム、および記録媒体
1か月前
京セラ株式会社
通信制御方法、セルラ通信システム、ユーザ装置、プログラム及びチップセット
13日前
個人
ダイヤモンド合成用プラズマCVD装置
1か月前
株式会社SUMCO
単結晶製造装置
3か月前
株式会社FLOSFIA
多層膜および多層膜の製造方法
3か月前
株式会社FLOSFIA
結晶膜および結晶膜の製造方法
3か月前
國立中央大學
炭化ケイ素基板または基板処理方法
3か月前
株式会社SUMCO
単結晶の製造方法及び装置
6日前
国立研究開発法人産業技術総合研究所
半導体装置およびその製造方法
3か月前
グローバルウェーハズ・ジャパン株式会社
単結晶引上方法
13日前
グローバルウェーハズ・ジャパン株式会社
単結晶引上方法
2か月前
グローバルウェーハズ・ジャパン株式会社
シリコン単結晶
4か月前
続きを見る