TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024056266
公報種別公開特許公報(A)
公開日2024-04-23
出願番号2022163027
出願日2022-10-11
発明の名称プロセッサ
出願人富士通株式会社
代理人個人,個人,個人
主分類G06F 9/34 20180101AFI20240416BHJP(計算;計数)
要約【課題】前処理を実行しない演算命令の演算レイテンシの増加を抑制しつつ、前処理を実行する演算命令の処理性能を向上する。
【解決手段】プロセッサは、演算命令をパイプライン処理する演算実行部を有するプロセッサであって、前記演算実行部は、演算に使用するデータを保持する第1レジスタと、前記第1レジスタに保持されたデータの前処理を実行する前処理部と、前記前処理部で前処理されたデータを保持する第2レジスタと、第1レジスタに保持されたデータまたは前記第2レジスタに保持されたデータの演算を実行する演算器と、前記第1レジスタの出力または前記第2レジスタの出力を前記演算器の入力に接続するセレクタと、を有する。
【選択図】図1
特許請求の範囲【請求項1】
演算命令をパイプライン処理する演算実行部を有するプロセッサであって、
前記演算実行部は、
演算に使用するデータを保持する第1レジスタと、
前記第1レジスタに保持されたデータの前処理を実行する前処理部と、
前記前処理部で前処理されたデータを保持する第2レジスタと、
第1レジスタに保持されたデータまたは前記第2レジスタに保持されたデータの演算を実行する演算器と、
前記第1レジスタの出力または前記第2レジスタの出力を前記演算器の入力に接続するセレクタと、を有する
プロセッサ。
続きを表示(約 1,300 文字)【請求項2】
データを前記前処理部で前処理せずに前記演算器で演算する第1演算命令と、データを前記前処理部で前処理させた後に前記演算器で演算する第2演算命令とをデコードする命令デコーダと、
前記第2演算命令の前処理後のデータの演算を前記演算器で実行するサイクルと、前記第2演算命令に続いて前記第1演算命令が前記演算実行部に供給される場合に前記第1演算命令の演算を前記演算器で実行するサイクルとにおいて、前記第2レジスタの出力を前記セレクタに選択させる選択信号を生成する選択信号生成部と、を有し、
前記命令デコーダは、前記前処理部に入力されるデータを前処理せずに前記前処理部から出力させる制御情報を生成する
請求項1に記載のプロセッサ。
【請求項3】
前記選択信号生成部は、前記第2演算命令に対応して生成した前記選択信号を後続の演算命令が続く間保持し、後続の演算命令が途切れたときに前記第1レジスタの出力を前記セレクタに選択させる選択信号を生成する保持部を有する
請求項2に記載のプロセッサ。
【請求項4】
前記第1レジスタと前記セレクタとの間に直列に接続され、前記前処理部と前記第2レジスタとをそれぞれ含む複数の前処理段と、
データを複数の前記前処理段で前処理せずに前記演算器で演算する第1演算命令と、データを前処理する前記前処理段の数に対応する複数種の第2演算命令とをデコードする命令デコーダと、
複数種の前記第2演算命令の各々の前処理後のデータの演算を前記演算器で実行するサイクルと、複数種の前記第2演算命令の1つに続いて前記第1演算命令が前記演算実行部に供給される場合に前記第1演算命令の演算を前記演算器で実行するサイクルとにおいて、前記第2演算命令の前記1つの前処理後のデータを保持する前記第2レジスタの出力を前記セレクタに選択させる選択信号を生成する選択信号生成部と、を有し、
前記命令デコーダは、前記第1演算命令のデコードに基づいて複数の前記前処理段の各々の前記前処理部に入力されるデータを前処理せずに前記前処理部の各々から出力させる制御情報を生成する
請求項1に記載のプロセッサ。
【請求項5】
前記選択信号生成部は、複数種の前記第2演算命令の各々に対応して生成した前記選択信号を後続の演算命令が続く間保持し、後続の演算命令が途切れたときに前記選択信号の生成を停止する複数の保持部を、複数の前記前処理段にそれぞれ対応して有し、
前記選択信号の生成の停止は、前段側の前記前処理段に対応する前記保持部から順に実行され、
前記セレクタは、複数の前記保持部の各々が生成または生成を停止する前記選択信号に応じて前記第1レジスタの出力または複数の前記第2レジスタの出力のいずれかを前記演算器の入力に接続する
請求項4に記載のプロセッサ。
【請求項6】
複数の前記前処理部の少なくとも1つに前処理を実行させない前記第2演算命令をデコードした場合、前処理を実行しない前記前処理部による前処理を無効にする制御情報を生成する
請求項4または請求項5に記載のプロセッサ。

発明の詳細な説明【技術分野】
【0001】
本発明は、プロセッサに関する。
続きを表示(約 2,200 文字)【背景技術】
【0002】
先行する演算命令に続く演算命令の演算器への発行を、ソースオペランドが使用可能か否かを示す情報に基づいて制御することで、レジスタを共用して演算サイクル数が異なる演算器群を並列に動作させる手法が知られている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
特開2000-181705号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
例えば、データの演算と、データを前処理した前処理後のデータの演算とを1つの演算器で実行する場合、パイプラインは、データを前処理する前処理部を含む第1フローと、データを演算する演算器を含む第2フローとに分けられる。そして、前処理を実行するデータの演算は、第1フローと第2フローとを組み合わせて実行され、前処理を実行しないデータの演算は、第2フローのみを使用して実行される。あるいは、パイプラインが直列に接続された前処理部と演算器とを含む場合、前処理を実行しないデータの演算は、前処理部の処理を無効化することで実行される。
【0005】
しかしながら、第1フローと第2フローとを含むパイプラインでは、前処理を実行するデータの演算は、2サイクルに1回しか実行されないため、1サイクルあたりの命令処理数であるIPC(Instruction per Cycle)が悪化する。また、前処理部と演算器とを含むパイプラインでは、前処理を実行しないデータの演算時にデータが前処理部を通過するため、余計なサイクルが追加され、演算レイテンシが伸びてしまう。
【0006】
1つの側面では、本発明は、前処理を実行しない演算命令の演算レイテンシの増加を抑制しつつ、前処理を実行する演算命令の処理性能を向上することを目的とする。
【課題を解決するための手段】
【0007】
一つの観点によればプロセッサは、演算命令をパイプライン処理する演算実行部を有するプロセッサであって、前記演算実行部は、演算に使用するデータを保持する第1レジスタと、前記第1レジスタに保持されたデータの前処理を実行する前処理部と、前記前処理部で前処理されたデータを保持する第2レジスタと、第1レジスタに保持されたデータまたは前記第2レジスタに保持されたデータの演算を実行する演算器と、前記第1レジスタの出力または前記第2レジスタの出力を前記演算器の入力に接続するセレクタと、を有する。
【発明の効果】
【0008】
前処理を実行しない演算命令の演算レイテンシの増加を抑制しつつ、前処理を実行する演算命令の処理性能を向上することができる。
【図面の簡単な説明】
【0009】
一実施形態におけるプロセッサの要部の一例を示すブロック図である。
図1のプロセッサで実行される積和演算命令の動作の例を示す説明図である。
図1のプロセッサが図2に示す積和演算命令を実行するときのパイプラインの動作の例を示すタイミング図である。
他のプロセッサの要部の一例を示すブロック図である。
図4のプロセッサが図2に示す積和演算命令を実行するときのパイプラインの動作の例を示すタイミング図である。
さらなる他のプロセッサの要部の一例を示すブロック図である。
図6のプロセッサが図2に示す積和演算命令を実行するときのパイプラインの動作の例を示すタイミング図である。
別の実施形態におけるプロセッサの一例を示すブロック図である。
図8の演算実行部の要部の一例を示すブロック図である。
図9の演算実行部が図2に示す積和演算命令を実行するときのパイプラインの動作の例を示すタイミング図である。
図9の演算実行部が図2に示す積和演算命令を実行するときのパイプラインの動作の別の例を示すタイミング図である。
別の実施形態のプロセッサにおける演算実行部の要部の一例を示すブロック図である。
図12の回路の続きの一例を示すブロック図である。
図12および図13の演算実行部が積和演算命令を実行するときのパイプラインの動作の例を示すタイミング図である。
図12および図13の演算実行部が積和演算命令を実行するときのパイプラインの動作の別の例を示すタイミング図である。
図12および図13の演算実行部が積和演算命令を実行するときのパイプラインの動作のさらなる別の例を示すタイミング図である。
【発明を実施するための形態】
【0010】
以下、図面を参照して実施形態が説明される。以下では、信号が伝達される信号線には、信号名と同じ符号が使用される。特に限定されないが、以下で説明するプロセッサは、スーパースカラ方式のプロセッサであり、パイプライン処理により命令を並列に実行する。また、以下で説明するプロセッサは、1つの命令で複数のデータの演算を並列に実行するSIMD(Single Instruction Multiple Data)演算を実行可能である。なお、以下で説明するプロセッサは、スカラー方式のプロセッサでもよい。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

富士通株式会社
アバター制御
1か月前
富士通株式会社
基板連結構造
26日前
富士通株式会社
画像処理方法
11日前
富士通株式会社
キャッシュメモリ
1か月前
富士通株式会社
光信号パワー利得
22日前
富士通株式会社
増幅装置及び増幅方法
12日前
富士通株式会社
演算装置および演算方法
16日前
富士通株式会社
物体検出システム及び方法
17日前
富士通株式会社
電子装置及び改竄検知方法
9日前
富士通株式会社
演算回路及び演算処理方法
12日前
富士通株式会社
受光素子及び赤外線撮像装置
1か月前
富士通株式会社
生成プログラムおよび生成方法
1か月前
富士通株式会社
情報処理装置および情報処理方法
1か月前
富士通株式会社
光伝送システムでの異常の位置特定
29日前
富士通株式会社
半導体装置及び半導体装置の製造方法
26日前
富士通株式会社
業務管理プログラム、装置、及び方法
1か月前
富士通株式会社
情報処理方法および情報処理プログラム
11日前
富士通株式会社
移相量調整装置、及び、移相量調整方法
19日前
富士通株式会社
情報処理プログラムおよび情報処理装置
3日前
富士通株式会社
病変検出方法および病変検出プログラム
12日前
富士通株式会社
プログラム、算出方法および情報処理装置
4日前
富士通株式会社
スイッチング電源、増幅装置及び通信装置
11日前
富士通株式会社
3次元人体動的着装モデル推定装置及び方法
1か月前
富士通株式会社
クエリ実行方法およびクエリ実行プログラム
19日前
富士通株式会社
自動化されたカスタム特徴エンジニアリング
26日前
富士通株式会社
働きかけ表示方法、働きかけ表示プログラム
12日前
富士通株式会社
制御プログラム,制御方法及び情報処理装置
1か月前
富士通株式会社
物品数量を検出する装置と方法及び電子機器
16日前
富士通株式会社
車両経路選択問題及びその変形例の経路生成
9日前
富士通株式会社
物品数量を検出する装置と方法及び電子機器
16日前
富士通株式会社
出力プログラム、出力方法および情報処理装置
1か月前
富士通株式会社
生成プログラム、生成方法および情報処理装置
1か月前
富士通株式会社
生成プログラム、生成方法および情報処理装置
1か月前
富士通株式会社
探索プログラム、探索システム、及び探索方法
1か月前
富士通株式会社
予測プログラム、情報処理装置および予測方法
1か月前
富士通株式会社
出力プログラム、出力方法、および情報処理装置
1か月前
続きを見る