特許ウォッチ

公開番号2024050092
公報種別公開特許公報(A)
公開日2024-04-10
出願番号2022156707
出願日2022-09-29
発明の名称半導体装置および半導体装置の製造方法
出願人三菱電機株式会社
代理人弁理士法人高田・高橋国際特許事務所
主分類H01L 29/78 20060101AFI20240403BHJP(基本的電気素子)
要約【課題】容量を低減できる半導体装置および半導体装置の製造方法を得ることを目的とする。
【解決手段】本開示に係る半導体装置は、トレンチが形成された半導体層と、前記トレンチの内部に設けられた埋込電極と、前記トレンチの内部で、前記埋込電極の上方に設けられた上部電極と、前記トレンチの内部に設けられた絶縁膜と、前記半導体層の上面に設けられた第1電極と、前記半導体層の下面に設けられた第2電極と、を備え、前記絶縁膜は、前記埋込電極と前記トレンチの側壁との間の第1部分と、前記上部電極と前記トレンチの側壁との間の第2部分と、前記埋込電極と前記上部電極との間の第3部分と、を有し、前記上部電極の下面は、中央部が凹んでいる。
【選択図】図1
特許請求の範囲【請求項１】
トレンチが形成された半導体層と、
前記トレンチの内部に設けられた埋込電極と、
前記トレンチの内部で、前記埋込電極の上方に設けられた上部電極と、
前記トレンチの内部に設けられた絶縁膜と、
前記半導体層の上面に設けられた第１電極と、
前記半導体層の下面に設けられた第２電極と、
を備え、
前記絶縁膜は、前記埋込電極と前記トレンチの側壁との間の第１部分と、前記上部電極と前記トレンチの側壁との間の第２部分と、前記埋込電極と前記上部電極との間の第３部分と、を有し、
前記上部電極の下面は、中央部が凹んでいることを特徴とする半導体装置。
続きを表示（約 730 文字）【請求項２】
前記絶縁膜の前記第２部分は、下方ほど厚いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記上部電極は、側面が前記トレンチの内側に向かって傾斜した部分を有することを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記半導体層は第１導電型の第１半導体層と、前記第１半導体層の上に設けられた前記第１導電型と異なる第２導電型の第２半導体層と、を有し、
前記絶縁膜の前記第２部分のうち、前記第１半導体層と隣接する部分は、前記第２半導体層と隣接する部分よりも厚いことを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記第３部分は、前記第２部分より厚いことを特徴とする請求項１または２に記載の半導体装置。
【請求項６】
前記第１部分は前記第２部分より厚いことを特徴とする請求項１または２に記載の半導体装置。
【請求項７】
前記埋込電極の上面の凹凸は、前記上部電極の上面の凹凸よりも小さいことを特徴とする請求項１または２に記載の半導体装置。
【請求項８】
前記埋込電極は、非晶質シリコンで形成されることを特徴とする請求項１または２に記載の半導体装置。
【請求項９】
前記半導体層は、ワイドバンドギャップ半導体で形成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項１０】
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置および半導体装置の製造方法に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
特許文献１の半導体装置の製造方法では、半導体層に形成されたトレンチの内面を覆う第１絶縁膜と、第１絶縁膜の上に積層された第２絶縁膜と、を形成する。次に、トレンチの下部に、第１絶縁膜および第２絶縁膜を介して半導体層に対向する第１の制御電極を形成する。次に、第１の制御電極の上に第３絶縁膜を形成する。次に、トレンチの上部の壁面に形成された第１絶縁膜および第２絶縁膜を除去し、第４絶縁膜を形成する。トレンチの上部には、第４絶縁膜を介して半導体層と対向し、第３絶縁膜を介して第１の制御電極と対向する第２の制御電極が形成される。
【先行技術文献】
【特許文献】
【０００３】
特開２０１３－１７５５９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の半導体装置では、トレンチ内の絶縁膜の一部がゲート・コレクタ間の絶縁膜として作用する。しかし、絶縁膜を厚くすると閾値電圧が増大する。このため、絶縁膜を厚くできず、ゲート・コレクタ間容量を低減できないおそれがある。
【０００５】
本開示は、上述の課題を解決するためになされたもので、容量を低減できる半導体装置および半導体装置の製造方法を得ることを目的とする。
【課題を解決するための手段】
【０００６】
第１の開示に係る半導体装置は、トレンチが形成された半導体層と、前記トレンチの内部に設けられた埋込電極と、前記トレンチの内部で、前記埋込電極の上方に設けられた上部電極と、前記トレンチの内部に設けられた絶縁膜と、前記半導体層の上面に設けられた第１電極と、前記半導体層の下面に設けられた第２電極と、を備え、前記絶縁膜は、前記埋込電極と前記トレンチの側壁との間の第１部分と、前記上部電極と前記トレンチの側壁との間の第２部分と、前記埋込電極と前記上部電極との間の第３部分と、を有し、前記上部電極の下面は、中央部が凹んでいる。
【０００７】
第２の開示に係る半導体装置の製造方法は、半導体層にトレンチを形成し、前記トレンチの内部に、埋込電極と、前記埋込電極と前記トレンチの側壁とを隔てる第１酸化膜と、を形成し、前記第１酸化膜のうち前記埋込電極よりも上の部分がテーパ状となるように、前記第１酸化膜の一部を除去し、前記埋込電極の上面と、前記トレンチの側壁と、前記テーパ状の部分を覆うように、第２酸化膜を形成し、前記トレンチの内部の前記第２酸化膜の上に、上部電極を形成する。
【発明の効果】
【０００８】
第１の開示に係る半導体装置では、上部電極の下面は中央部が凹んでいる。これにより、絶縁膜の第３部分を上部電極の中央部において厚く形成でき、ゲート・エミッタ間容量を低減できる。
第２の開示に係る半導体装置では、第１酸化膜のテーパ状の部分を覆うように第２酸化膜を形成し、第２酸化膜の上に上部電極を形成する。これにより、第２酸化膜のうち上部電極とトレンチの側壁との間の部分を下方ほど厚く形成できる。従って、閾値の増大を抑制しつつ、ゲート・コレクタ間容量を低減できる。
【図面の簡単な説明】
【０００９】
実施の形態１に係る半導体装置の断面図である。
実施の形態１に係る半導体装置の製造方法を示す図である。
実施の形態１に係る半導体装置の製造方法を示す図である。
実施の形態１に係る半導体装置の製造方法を示す図である。
実施の形態１に係る半導体装置の製造方法を示す図である。
実施の形態１に係る半導体装置の製造方法を示す図である。
実施の形態１に係る半導体装置の製造方法を示す図である。
実施の形態１に係る半導体装置の製造方法を示す図である。
実施の形態１に係る半導体装置の製造方法を示す図である。
実施の形態１に係る半導体装置の製造方法を示す図である。
実施の形態１に係る半導体装置の製造方法を示す図である。
実施の形態１に係る半導体装置の製造方法を示す図である。
実施の形態１に係る半導体装置の製造方法を示す図である。
実施の形態１に係る半導体装置の製造方法を示す図である。
実施の形態１に係る半導体装置の製造方法を示す図である。
実施の形態２に係る半導体装置の断面図である。
実施の形態３に係る半導体装置の断面の拡大図である。
【発明を実施するための形態】
【００１０】
各実施の形態に係る半導体装置および半導体装置の製造方法について図面を参照して説明する。同じまたは対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
（【００１１】以降は省略されています）

関連特許