特許ウォッチ

公開番号2024047449
公報種別公開特許公報(A)
公開日2024-04-05
出願番号2022153065
出願日2022-09-26
発明の名称ダイヤモンド半導体構造物及びその製造方法
出願人国立大学法人金沢大学,国立研究開発法人産業技術総合研究所
代理人個人
主分類H01L 21/336 20060101AFI20240329BHJP(基本的電気素子)
要約【課題】本発明は、n型ダイヤモンド半導体層中の目的の位置にp型ダイヤモンド半導体層が埋設形成されたダイヤモンド半導体構造物及びその製造方法を提供することを課題とする。
【解決手段】本発明のダイヤモンド半導体構造物10は、表面が{111}面とされるn型ダイヤモンド半導体層1の前記表面に形成された凹部にp型ダイヤモンド半導体層2(3)が埋設されることを特徴とする。また、本発明のダイヤモンド半導体構造物の製造方法は、表面が{111}面とされるn型ダイヤモンド半導体層の前記表面にエッチングによる凹部を形成する凹部形成工程と、前記凹部の側面から前記表面の面内方向に沿うp型ダイヤモンド半導体層前駆体のラテラル成長により前記凹部内にp型ダイヤモンド半導体層を埋設するp型ダイヤモンド半導体層埋設工程と、を含むことを特徴とする。
【選択図】図5
特許請求の範囲【請求項１】
表面が｛１１１｝面とされるｎ型ダイヤモンド半導体層の前記表面に形成された凹部にｐ型ダイヤモンド半導体層が埋設されることを特徴とするダイヤモンド半導体構造物。
続きを表示（約 830 文字）【請求項２】
ｐ型ダイヤモンド半導体層表面が原子的平坦面とされる請求項１に記載のダイヤモンド半導体構造物。
【請求項３】
ｎ型ダイヤモンド半導体層表面が原子的平坦面とされる請求項１又は２に記載のダイヤモンド半導体構造物。
【請求項４】
ｐ型ダイヤモンド半導体層表面とｎ型ダイヤモンド半導体層表面との間で原子的平坦面が形成される請求項１又は２に記載のダイヤモンド半導体構造物。
【請求項５】
ｐ型ダイヤモンド半導体層がボロンを含む層である請求項１又は２に記載のダイヤモンド半導体構造物。
【請求項６】
ｐ型ダイヤモンド半導体層中のボロン濃度が１×１０
１９
ｃｍ
－３
以上である請求項５に記載のダイヤモンド半導体構造物。
【請求項７】
ｎ型ダイヤモンド半導体層の表面に形成された２つの凹部のそれぞれにｐ型ダイヤモンド半導体層が埋設され、前記ｐ型ダイヤモンド半導体層のｐ型不純物濃度が１×１０
１９
ｃｍ
－３
～１×１０
２１
ｃｍ
－３
とされ、かつ、前記ｎ型ダイヤモンド半導体層のｎ型不純物濃度が１×１０
１４
ｃｍ
－３
～１×１０
１８
ｃｍ
－３
とされる構造部を有する請求項１又は２に記載のダイヤモンド半導体構造物。
【請求項８】
表面が｛１１１｝面とされるｎ型ダイヤモンド半導体層の前記表面にエッチングによる凹部を形成する凹部形成工程と、
前記凹部の側面から前記表面の面内方向に沿うｐ型ダイヤモンド半導体層前駆体のラテラル成長により前記凹部内にｐ型ダイヤモンド半導体層を埋設するｐ型ダイヤモンド半導体層埋設工程と、
を含むことを特徴とするダイヤモンド半導体構造物の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ｎ型ダイヤモンド半導体層にｐ型ダイヤモンド半導体領域が埋設されたダイヤモンド半導体構造物及びその製造方法に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
ダイヤモンドは、シリコンに対して、ワイドバンドギャップであり、更に融点、熱伝導率、耐絶縁破壊性、キャリア速度限界、硬度・弾性定数、化学的安定性及び耐放射線性が高く、パワーデバイスの形成材料として、極めて高いポテンシャルを有している。
【０００３】
しかしながら、ダイヤモンドは、シリコンに対して確立されているイオン注入技術を適用して局所的な不純物ドープを実現することが困難である。
そのため、化学気相成長（ＣＶＤ）法によりｎ型ダイヤモンド半導体層上にｐ型ダイヤモンド半導体層を選択的に堆積し、また、必要に応じてそのｐ型ダイヤモンド半導体層の形状を加工することで、目的の位置にｎ型ダイヤモンド半導体層とｐ型ダイヤモンド半導体層とが配された素子構造を形成する方法が提案されている（特許文献１、非特許文献１参照）。
【０００４】
この提案によれば、例えば、図１に示すダイヤモンド半導体装置１００による反転型ＭＯＳＦＥＴ動作を実現することができる。なお、図１は、従来例に係るダイヤモンド半導体装置の構成例を示す説明図である。
具体的に、ダイヤモンド半導体装置１００は、ｎ型ダイヤモンド半導体層１０１と、ｎ型ダイヤモンド半導体層１０１上に積層されたｐ型ダイヤモンド半導体層で構成されるソース領域１０２及びドレイン領域１０３と、ソース領域１０２とドレイン領域１０３との間のｎ型ダイヤモンド半導体層１０１上の位置にゲート絶縁膜１０４を介して配されるゲート電極１０５と、ソース領域１０２上に配されるソース電極１０６と、ドレイン領域１０３上に配されるドレイン電極１０７と、を有して構成される。
このように構成されるダイヤモンド半導体装置１００では、ゲート電極１０５に対するゲート電圧の制御により、ゲート電極１０５直下の位置におけるｎ型ダイヤモンド半導体層１０１中に形成される反転層チャネル１０８を介して、ソース領域１０２－ドレイン領域１０３間にドレイン電流が流れる反転型ＭＯＳＦＥＴ動作が実現される。
【０００５】
しかしながら、ダイヤモンド半導体装置１００では、ソース領域１０２及びドレイン領域１０３がｎ型ダイヤモンド半導体層１０１上に堆積形成されるため、反転層チャネル１０８とソース領域１０２及びドレイン領域１０３とが、図１中の拡大部において黒丸で表示するように、極めて限られた位置でのみで接触し、その結果、目的とするドレイン電流が得られにくい問題がある。
【０００６】
ところで、ダイヤモンド層の形成には、前記化学気相成長（ＣＶＤ）法によるダイヤモンド成長が有効であり、単結晶ダイヤモンドの成長時にその成長条件を調節することにより、層の面内方向にラテラル成長させたダイヤモンド層の形成技術が報告されている（非特許文献２参照）。
この形成技術は、極めて革新的であり、積層欠陥等の前記化学気相成長（ＣＶＤ）法によるダイヤモンド成長の問題を解決することができる。
【０００７】
しかしながら、ｐ型不純物を含むｐ型ダイヤモンド半導体層をラテラル成長技術により形成することの報告例はなく、未だ明らかでない。
【先行技術文献】
【特許文献】
【０００８】
特許第６７１７４７０号公報
【非特許文献】
【０００９】
Tsubasa. Matsumoto et al. Scientific Reports 6, 31585 (2016).
Norio. Tokuda et al. Diam. Relat. Mater. 17 (7-10) (2008) 1051-1054.
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、従来技術における前記諸問題を解決し、ｎ型ダイヤモンド半導体層中の目的の位置にｐ型ダイヤモンド半導体層が埋設形成されたダイヤモンド半導体構造物及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許