特許ウォッチ

公開番号2024043887
公報種別公開特許公報(A)
公開日2024-04-02
出願番号2022149116
出願日2022-09-20
発明の名称集積回路、および半導体装置
出願人富士電機株式会社
代理人弁理士法人一色国際特許事務所
主分類G01R 19/00 20060101AFI20240326BHJP(測定;試験)
要約【課題】センシングの精度を向上させる。
【解決手段】ブリッジ回路の一対の入力端子に第1入力電圧が印加される第1の場合に、一対の出力端子から出力される第1出力電圧を所定利得で増幅した電圧と、基準電圧と、に基づく第1電圧を出力し、前記一対の入力端子に前記第1入力電圧とは極性が逆の第2入力電圧が印加される第2の場合に、前記一対の出力端子から出力される第2出力電圧を前記所定利得で増幅した電圧と、前記基準電圧と、に基づく第2電圧を出力する増幅回路と、前記第1の場合に、前記基準電圧のレベルを第1レベルとし、前記第2の場合に、前記基準電圧のレベルを第2レベルとする基準電圧出力回路と、を備え、前記第1レベルは、前記ブリッジ回路の前記一対の出力端子に発生するオフセット電圧を前記所定利得で増幅した電圧と、所定電圧との和に応じたレベルであり、前記第2レベルは、前記オフセット電圧を前記所定利得で増幅した電圧と、前記所定電圧との差に応じたレベルである。
【選択図】図4
特許請求の範囲【請求項１】
ブリッジ回路の一対の入力端子に第１入力電圧が印加される第１の場合に、一対の出力端子から出力される第１出力電圧を所定利得で増幅した電圧と、基準電圧と、に基づく第１電圧を出力し、前記一対の入力端子に前記第１入力電圧とは極性が逆の第２入力電圧が印加される第２の場合に、前記一対の出力端子から出力される第２出力電圧を前記所定利得で増幅した電圧と、前記基準電圧と、に基づく第２電圧を出力する増幅回路と、
前記第１の場合に、前記基準電圧のレベルを第１レベルとし、前記第２の場合に、前記基準電圧のレベルを第２レベルとする基準電圧出力回路と、
を備え、
前記第１レベルは、前記ブリッジ回路の前記一対の出力端子に発生するオフセット電圧を前記所定利得で増幅した電圧と、所定電圧との和に応じたレベルであり、
前記第２レベルは、前記オフセット電圧を前記所定利得で増幅した電圧と、前記所定電圧との差に応じたレベルである、
集積回路。
続きを表示（約 1,100 文字）【請求項２】
請求項１記載の集積回路であって、
前記基準電圧出力回路は、
デジタルアナログコンバータである、
集積回路。
【請求項３】
請求項２に記載の集積回路であって、
前記第１および第２電圧のそれぞれをデジタル値に変換するアナログデジタルコンバータと、
前記デジタル値に基づいて、前記ブリッジ回路が計測する物理量を演算する処理回路と、
を備える集積回路。
【請求項４】
請求項３に記載の集積回路であって、
前記ブリッジ回路の温度と、前記オフセット電圧との関係を示す情報を記憶する記憶回路を備え、
前記処理回路は、前記ブリッジ回路の温度を検出する温度検出素子の検出結果と、前記情報とに基づいて、前記デジタルアナログコンバータに前記検出結果に応じた前記基準電圧を出力させる、
集積回路。
【請求項５】
請求項１～４の何れかに記載の集積回路であって、
前記増幅回路は、
反転入力端子と、非反転入力端子と有するオペアンプと、
前記ブリッジ回路の前記一対の出力端子の一方と、前記反転入力端子との間に接続された第１抵抗と、
前記ブリッジ回路の前記一対の出力端子の他方と、前記非反転入力端子との間に接続された第２抵抗と、
前記オペアンプの出力と前記反転入力端子の間に接続された第３抵抗と、
一端が前記非反転入力端子に接続され、他端に前記基準電圧が印加される第４抵抗と、
を有する集積回路。
【請求項６】
一対の入力端子および一対の出力端子を有するブリッジ回路と、
ブリッジ回路の前記一対の入力端子に第１入力電圧が印加される第１の場合に、前記一対の出力端子から出力される第１出力電圧を所定利得で増幅した電圧と、基準電圧と、に基づく第１電圧を出力し、前記一対の入力端子に前記第１入力電圧とは極性が逆の第２入力電圧が印加される第２の場合に、前記一対の出力端子から出力される第２出力電圧を前記所定利得で増幅した第２電圧と、前記基準電圧と、に基づく第２電圧を出力する増幅回路と、
前記第１の場合に、前記基準電圧のレベルを第１レベルとし、前記第２の場合に、前記基準電圧のレベルを第２レベルとする基準電圧出力回路と、
を備え、
前記第１レベルは、前記ブリッジ回路の前記一対の出力端子に発生するオフセット電圧を前記所定利得で増幅した電圧と、所定電圧との和に応じたレベルであり、
前記第２レベルは、前記オフセット電圧を前記所定利得で増幅した電圧と、前記所定電圧との差に応じたレベルである、
半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、集積回路、および半導体装置に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
例えば、圧力、重量、加速度などの物理量を検出するセンサとして、４個の抵抗を直列に接続（ブリッジ接続）したブリッジ回路が用いられており、ブリッジ回路の微小レベルの出力を差動増幅回路で増幅している（例えば、特許文献１参照）。特許文献１には、ブリッジ回路に交流電圧を印加し、その出力の差を演算することにより、差動増幅回路のノイズを除去できることが記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００２－２１４０２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ブリッジ回路を構成する抵抗の抵抗値にばらつきがある場合など、ブリッジ回路からの出力にも誤差成分（オフセット電圧）が含まれることがある。特許文献１では、このようなブリッジ回路の誤差成分を除去できないため、物理量の検出精度（センシングの精度）が悪化するおそれがあった。
【０００５】
本発明は、上記のような従来の問題に鑑みてなされたものであって、その目的はセンシングの精度の向上を図ることのできる集積回路および半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
上述した課題を解決する本発明の集積回路は、ブリッジ回路の一対の入力端子に第１入力電圧が印加される第１の場合に、一対の出力端子から出力される第１出力電圧を所定利得で増幅した電圧と、基準電圧と、に基づく第１電圧を出力し、前記一対の入力端子に前記第１入力電圧とは極性が逆の第２入力電圧が印加される第２の場合に、前記一対の出力端子から出力される第２出力電圧を前記所定利得で増幅した電圧と、前記基準電圧と、に基づく第２電圧を出力する増幅回路と、前記第１の場合に、前記基準電圧のレベルを第１レベルとし、前記第２の場合に、前記基準電圧のレベルを第２レベルとする基準電圧出力回路と、を備え、前記第１レベルは、前記ブリッジ回路の前記一対の出力端子に発生するオフセット電圧を前記所定利得で増幅した電圧と、所定電圧との和に応じたレベルであり、前記第２レベルは、前記オフセット電圧を前記所定利得で増幅した電圧と、前記所定電圧との差に応じたレベルである。
【０００７】
また、上述した課題を解決する本発明の半導体装置は、一対の入力端子および一対の出力端子を有するブリッジ回路と、ブリッジ回路の前記一対の入力端子に第１入力電圧が印加される第１の場合に、前記一対の出力端子から出力される第１出力電圧を所定利得で増幅した電圧と、基準電圧と、に基づく第１電圧を出力し、前記一対の入力端子に前記第１入力電圧とは極性が逆の第２入力電圧が印加される第２の場合に、前記一対の出力端子から出力される第２出力電圧を前記所定利得で増幅した第２電圧と、前記基準電圧と、に基づく第２電圧を出力する増幅回路と、前記第１の場合に、前記基準電圧のレベルを第１レベルとし、前記第２の場合に、前記基準電圧のレベルを第２レベルとする基準電圧出力回路と、を備え、前記第１レベルは、前記ブリッジ回路の前記一対の出力端子に発生するオフセット電圧を前記所定利得で増幅した電圧と、所定電圧との和に応じたレベルであり、前記第２レベルは、前記オフセット電圧を前記所定利得で増幅した電圧と、前記所定電圧との差に応じたレベルである。
【発明の効果】
【０００８】
本発明によれば、センシングの精度の向上を図ることができる。
【図面の簡単な説明】
【０００９】
一般的な半導体装置１００の構成を示す図である。
図２Ａ～図２Ｃは、一般的な半導体装置１００におけるタイミングチャートを示す図である。
ブリッジ回路２０の出力電圧Ｗｏとオフセット電圧ΔＳの説明図である。
第１実施形態の半導体装置１の構成を示す図である。
図５Ａ～図５Ｃは、第１実施系形態の半導体装置１におけるタイミングチャートを示す図である。
第２実施形態の半導体装置１Ａの構成を示す図である。
【発明を実施するための形態】
【００１０】
本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。
（【００１１】以降は省略されています）

関連特許