TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024055395
公報種別公開特許公報(A)
公開日2024-04-18
出願番号2022162283
出願日2022-10-07
発明の名称炭化珪素半導体装置の製造方法
出願人富士電機株式会社
代理人個人
主分類H01L 21/336 20060101AFI20240411BHJP(基本的電気素子)
要約【課題】炭化珪素半導体基板の反りを低減または緩和させ、製造装置内での搬送不良やステージチャック不良、パターニング不良等の発生を低減または抑制する。
【解決手段】炭化珪素半導体装置の製造方法は、第1導電型の出発基板のおもて面側に、第1導電型の第1半導体層が設けられた炭化珪素半導体基板30を用意する。第1半導体層内に、第2導電型の第1半導体領域5をイオン注入で形成する。第1半導体領域5を形成後、炭化珪素半導体基板30の反りを戻す処理を行う。第1半導体層内に、第2導電型の第2半導体層3をイオン注入で形成する。第2半導体層3の表面層に、第1導電型の第3半導体層7をイオン注入で形成する。イオン注入で形成した第1半導体領域5、第2半導体層3および第3半導体層7を活性化する。第3半導体層7および第2半導体層3を貫通して第1半導体層に達するトレンチ18を、第1半導体領域4と深さ方向に対向する位置に形成する。
【選択図】図2
特許請求の範囲【請求項1】
第1導電型の出発基板のおもて面側に、前記出発基板より低不純物濃度の第1導電型の第1半導体層が設けられた炭化珪素半導体基板を用意する第1工程と、
前記第1半導体層内に、第2導電型の第1半導体領域をイオン注入で形成する第2工程と、
前記第1半導体領域を形成後、前記炭化珪素半導体基板の反りを戻す処理を行う第3工程と、
前記第1半導体層内に、第2導電型の第2半導体層をイオン注入で形成する第4工程と、
前記第2半導体層の表面層に、第1導電型の第3半導体層をイオン注入で形成する第5工程と、
イオン注入で形成した前記第1半導体領域、前記第2半導体層および前記第3半導体層を活性化する第6工程と、
前記第3半導体層および前記第2半導体層を貫通して前記第1半導体層に達するトレンチを、前記第1半導体領域と深さ方向に対向する位置に形成する第7工程と、
前記トレンチの内部にゲート絶縁膜を介してゲート電極を形成する第8工程と、
前記第3半導体層および前記第2半導体層に接する第1電極を形成する第9工程と、
前記出発基板の裏面に第2電極を形成する第10工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。
続きを表示(約 610 文字)【請求項2】
前記第5工程より後、前記第7工程より前に、
前記炭化珪素半導体基板の反りを戻す処理を行う第11工程をさらに含むことを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
【請求項3】
前記第2工程では、前記第1半導体層内の前記トレンチ間に、第2導電型の第2半導体領域をイオン注入でさらに形成することを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
【請求項4】
前記反りを戻す処理は、前記炭化珪素半導体基板の裏面に破砕層を形成することを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
【請求項5】
前記破砕層は、前記炭化珪素半導体基板の裏面を研削によって形成することを特徴とする請求項4に記載の炭化珪素半導体装置の製造方法。
【請求項6】
前記破砕層は、100nm以上500nm以下の厚みで形成することを特徴とする請求項4に記載の炭化珪素半導体装置の製造方法。
【請求項7】
前記反りを戻す処理は、前記炭化珪素半導体基板の反り量を100μm未満まで減少させることを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
【請求項8】
イオン注入が行われる毎に、前記反りを戻す処理をイオン注入が行われた後に行うことを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。

発明の詳細な説明【技術分野】
【0001】
この発明は、炭化珪素半導体装置の製造方法に関する。
続きを表示(約 2,200 文字)【背景技術】
【0002】
炭化珪素(SiC)は、シリコン(Si)に代わる次世代の半導体材料として期待されている。炭化珪素を半導体材料に用いた半導体素子(以下、炭化珪素半導体装置とする)は、シリコンを半導体材料に用いた従来の半導体素子と比較して、オン状態における素子の抵抗を数百分の1に低減可能であることや、より高温(200℃以上)の環境下で使用可能なこと等、様々な利点がある。これは、炭化珪素のバンドギャップがシリコンに対して3倍程度大きく、シリコンよりも絶縁破壊電界強度が1桁近く大きいという材料自体の特長による。
【0003】
炭化珪素半導体装置としては、現在までに、ショットキーバリアダイオード(SBD:Schottky Barrier Diode)、プレーナゲート構造やトレンチゲート構造の縦型MOSFET(Metal Oxide Semiconductor Field Effect Transistor:絶縁ゲート型電界効果トランジスタ)が製品化されている。
【0004】
従来の炭化珪素半導体装置の構造について、トレンチ型MOSFETを例に説明する。トレンチ型MOSFETでは、n
+
型出発基板のおもて面にn
+
型バッファ層およびn型炭化珪素エピタキシャル層が堆積される。n型炭化珪素エピタキシャル層のn
+
型出発基板側に対して反対側の表面側は、n型高濃度領域が設けられている。また、n型高濃度領域のn
+
型出発基板側に対して反対側の表面層には、第1p
+
型ベース領域が選択的に設けられている。n型高濃度領域には、トレンチの底面全体を覆うように第2p
+
型ベース領域が選択的に設けられている。
【0005】
また、従来のトレンチ型MOSFETには、さらにp型ベース領域、n
+
型ソース領域、p
++
型コンタクト領域、ゲート絶縁膜、ゲート電極、層間絶縁膜、ソース電極、裏面電極、トレンチ、ソース電極パッドおよびドレイン電極パッドが設けられている。ソース電極は、n
+
型ソース領域、p
++
型コンタクト領域上に設けられ、ソース電極上にソース電極パッドが設けられている。
【0006】
SiCは、Siに比べ、SiC中の不純物の拡散係数が極めて小さいという問題がある。イオン注入にて不純物層を形成する場合、深さ方向に深く形成することが難しい。このため、トレンチ型MOSFETの様に基板の縦方向に構造を形成する場合に、イオン注入とエピタキシャル成長を組み合わせて不純物層を形成する。
【0007】
従来、トレンチ型MOSFETは、例えば、以下のように不純物層を形成している。まず、n
+
型出発基板のおもて面にn
+
型バッファ層およびn型炭化珪素エピタキシャル層を堆積する。次に、n型の不純物をイオン注入することにより、n型高濃度領域を形成する。次に、p型の不純物をイオン注入することにより、第1p
+
型ベース領域および第2p
+
型ベース領域を形成する。次に、n型炭化珪素層をエピタキシャル成長させる。次に、p型の不純物をイオン注入することにより、p型ベース領域を形成する。次に、n型の不純物をイオン注入することにより、n
+
型ソース領域を形成する。次に、p型の不純物をイオン注入することにより、p
++
型コンタクト領域を形成する。この後、活性化処理をして、トレンチを形成している。このように、イオン注入とエピタキシャル成長を組み合わせて不純物層を形成している。
【0008】
一方で、エピタキシャル成長は基板欠陥を形成してしまい、半導体装置の特性を悪化させてしまう。また、エピタキシャル成長装置はプロセス制御や、装置維持にコストがかかる。そのため、エピタキシャル成長は行わず、通常エネルギーでのイオン注入(~900KeV)に加え、より深い場所へ不純物を注入できる高加速度イオン注入(1MeV以上の加速度)を組み合わせ、イオン注入のみで不純物層を形成する炭化珪素半導体装置の開発も進んでいる。
【0009】
また、炭化珪素半導体素子作製工程に基板薄板化を導入した際、研削面に形成される加工変質層の少なくとも一部を除去することでウェハの反り量を制御し、その後の裏面及び表面の電極形成工程で発生するウェハの反り量を、製造プロセスに影響しない値まで軽減させる炭化珪素半導体素子の製造方法が公知である(下記、特許文献1参照)。
【0010】
また、厚みが50μm以上のSiCエピタキシャル成長層が配設されたSiCエピタキシャル基板に対して、SiCエピタキシャル基板の第2の主面に所定のイオンを注入して、SiCエピタキシャル基板の反りを制御するイオン注入領域を形成する工程を有する炭化珪素半導体素子の製造方法が公知である(下記、特許文献2参照)。
【先行技術文献】
【特許文献】
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

富士電機株式会社
戸閉装置
25日前
富士電機株式会社
自動販売機
2日前
富士電機株式会社
半導体装置
4日前
富士電機株式会社
半導体装置
24日前
富士電機株式会社
半導体装置
17日前
富士電機株式会社
半導体装置
17日前
富士電機株式会社
半導体装置
17日前
富士電機株式会社
半導体装置
29日前
富士電機株式会社
電力変換装置
16日前
富士電機株式会社
ショーケース
17日前
富士電機株式会社
無停電電源装置
26日前
富士電機株式会社
省エネ制御装置
4日前
富士電機株式会社
半導体モジュール
26日前
富士電機株式会社
応力解析システム
9日前
富士電機株式会社
金属検知用アンテナ
29日前
富士電機株式会社
レーザ式ガス分析計
9日前
富士電機株式会社
プロセッサシステム
25日前
富士電機株式会社
冷却器、電力変換装置
26日前
富士電機株式会社
半導体装置の製造方法
26日前
富士電機株式会社
遅延装置および遅延方法
24日前
富士電機株式会社
ファームウェア管理装置
10日前
富士電機株式会社
端末、方法及びプログラム
26日前
富士電機株式会社
半導体装置及びその製造方法
12日前
富士電機株式会社
制御システムおよび制御方法
12日前
富士電機株式会社
ヒートポンプ式蒸気生成装置
5日前
富士電機株式会社
電力変換装置及びその制御方法
2日前
富士電機株式会社
レーザー装置および分析システム
23日前
富士電機株式会社
板金結合構造及び板金の結合方法
25日前
富士電機株式会社
半導体モジュール及び半導体装置
19日前
富士電機株式会社
電子装置及び電子装置の製造方法
9日前
富士電機株式会社
炭化珪素半導体装置及びその製造方法
17日前
富士電機株式会社
接合部材塗布装置及び接合部材塗布方法
25日前
富士電機株式会社
半導体装置および半導体装置の製造方法
2日前
富士電機株式会社
光学装置、及びそれを用いたガス分析計
23日前
富士電機株式会社
半導体装置および半導体装置の製造方法
4日前
富士電機株式会社
可視化装置、可視化方法及びプログラム
23日前
続きを見る