特許ウォッチ

公開番号2024055395
公報種別公開特許公報(A)
公開日2024-04-18
出願番号2022162283
出願日2022-10-07
発明の名称炭化珪素半導体装置の製造方法
出願人富士電機株式会社
代理人個人
主分類H01L 21/336 20060101AFI20240411BHJP(基本的電気素子)
要約【課題】炭化珪素半導体基板の反りを低減または緩和させ、製造装置内での搬送不良やステージチャック不良、パターニング不良等の発生を低減または抑制する。
【解決手段】炭化珪素半導体装置の製造方法は、第1導電型の出発基板のおもて面側に、第1導電型の第1半導体層が設けられた炭化珪素半導体基板30を用意する。第1半導体層内に、第2導電型の第1半導体領域5をイオン注入で形成する。第1半導体領域5を形成後、炭化珪素半導体基板30の反りを戻す処理を行う。第1半導体層内に、第2導電型の第2半導体層3をイオン注入で形成する。第2半導体層3の表面層に、第1導電型の第3半導体層7をイオン注入で形成する。イオン注入で形成した第1半導体領域5、第2半導体層3および第3半導体層7を活性化する。第3半導体層7および第2半導体層3を貫通して第1半導体層に達するトレンチ18を、第1半導体領域4と深さ方向に対向する位置に形成する。
【選択図】図2
特許請求の範囲【請求項１】
第１導電型の出発基板のおもて面側に、前記出発基板より低不純物濃度の第１導電型の第１半導体層が設けられた炭化珪素半導体基板を用意する第１工程と、
前記第１半導体層内に、第２導電型の第１半導体領域をイオン注入で形成する第２工程と、
前記第１半導体領域を形成後、前記炭化珪素半導体基板の反りを戻す処理を行う第３工程と、
前記第１半導体層内に、第２導電型の第２半導体層をイオン注入で形成する第４工程と、
前記第２半導体層の表面層に、第１導電型の第３半導体層をイオン注入で形成する第５工程と、
イオン注入で形成した前記第１半導体領域、前記第２半導体層および前記第３半導体層を活性化する第６工程と、
前記第３半導体層および前記第２半導体層を貫通して前記第１半導体層に達するトレンチを、前記第１半導体領域と深さ方向に対向する位置に形成する第７工程と、
前記トレンチの内部にゲート絶縁膜を介してゲート電極を形成する第８工程と、
前記第３半導体層および前記第２半導体層に接する第１電極を形成する第９工程と、
前記出発基板の裏面に第２電極を形成する第１０工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。
続きを表示（約 610 文字）【請求項２】
前記第５工程より後、前記第７工程より前に、
前記炭化珪素半導体基板の反りを戻す処理を行う第１１工程をさらに含むことを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記第２工程では、前記第１半導体層内の前記トレンチ間に、第２導電型の第２半導体領域をイオン注入でさらに形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記反りを戻す処理は、前記炭化珪素半導体基板の裏面に破砕層を形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記破砕層は、前記炭化珪素半導体基板の裏面を研削によって形成することを特徴とする請求項４に記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記破砕層は、１００ｎｍ以上５００ｎｍ以下の厚みで形成することを特徴とする請求項４に記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記反りを戻す処理は、前記炭化珪素半導体基板の反り量を１００μｍ未満まで減少させることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項８】
イオン注入が行われる毎に、前記反りを戻す処理をイオン注入が行われた後に行うことを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
この発明は、炭化珪素半導体装置の製造方法に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に代わる次世代の半導体材料として期待されている。炭化珪素を半導体材料に用いた半導体素子（以下、炭化珪素半導体装置とする）は、シリコンを半導体材料に用いた従来の半導体素子と比較して、オン状態における素子の抵抗を数百分の１に低減可能であることや、より高温（２００℃以上）の環境下で使用可能なこと等、様々な利点がある。これは、炭化珪素のバンドギャップがシリコンに対して３倍程度大きく、シリコンよりも絶縁破壊電界強度が１桁近く大きいという材料自体の特長による。
【０００３】
炭化珪素半導体装置としては、現在までに、ショットキーバリアダイオード（ＳＢＤ：ＳｃｈｏｔｔｋｙＢａｒｒｉｅｒＤｉｏｄｅ）、プレーナゲート構造やトレンチゲート構造の縦型ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）が製品化されている。
【０００４】
従来の炭化珪素半導体装置の構造について、トレンチ型ＭＯＳＦＥＴを例に説明する。トレンチ型ＭＯＳＦＥＴでは、ｎ
+
型出発基板のおもて面にｎ
+
型バッファ層およびｎ型炭化珪素エピタキシャル層が堆積される。ｎ型炭化珪素エピタキシャル層のｎ
+
型出発基板側に対して反対側の表面側は、ｎ型高濃度領域が設けられている。また、ｎ型高濃度領域のｎ
+
型出発基板側に対して反対側の表面層には、第１ｐ
+
型ベース領域が選択的に設けられている。ｎ型高濃度領域には、トレンチの底面全体を覆うように第２ｐ
+
型ベース領域が選択的に設けられている。
【０００５】
また、従来のトレンチ型ＭＯＳＦＥＴには、さらにｐ型ベース領域、ｎ
+
型ソース領域、ｐ
++
型コンタクト領域、ゲート絶縁膜、ゲート電極、層間絶縁膜、ソース電極、裏面電極、トレンチ、ソース電極パッドおよびドレイン電極パッドが設けられている。ソース電極は、ｎ
+
型ソース領域、ｐ
++
型コンタクト領域上に設けられ、ソース電極上にソース電極パッドが設けられている。
【０００６】
ＳｉＣは、Ｓｉに比べ、ＳｉＣ中の不純物の拡散係数が極めて小さいという問題がある。イオン注入にて不純物層を形成する場合、深さ方向に深く形成することが難しい。このため、トレンチ型ＭＯＳＦＥＴの様に基板の縦方向に構造を形成する場合に、イオン注入とエピタキシャル成長を組み合わせて不純物層を形成する。
【０００７】
従来、トレンチ型ＭＯＳＦＥＴは、例えば、以下のように不純物層を形成している。まず、ｎ
+
型出発基板のおもて面にｎ
+
型バッファ層およびｎ型炭化珪素エピタキシャル層を堆積する。次に、ｎ型の不純物をイオン注入することにより、ｎ型高濃度領域を形成する。次に、ｐ型の不純物をイオン注入することにより、第１ｐ
+
型ベース領域および第２ｐ
+
型ベース領域を形成する。次に、ｎ型炭化珪素層をエピタキシャル成長させる。次に、ｐ型の不純物をイオン注入することにより、ｐ型ベース領域を形成する。次に、ｎ型の不純物をイオン注入することにより、ｎ
+
型ソース領域を形成する。次に、ｐ型の不純物をイオン注入することにより、ｐ
++
型コンタクト領域を形成する。この後、活性化処理をして、トレンチを形成している。このように、イオン注入とエピタキシャル成長を組み合わせて不純物層を形成している。
【０００８】
一方で、エピタキシャル成長は基板欠陥を形成してしまい、半導体装置の特性を悪化させてしまう。また、エピタキシャル成長装置はプロセス制御や、装置維持にコストがかかる。そのため、エピタキシャル成長は行わず、通常エネルギーでのイオン注入（～９００ＫｅＶ）に加え、より深い場所へ不純物を注入できる高加速度イオン注入（１ＭｅＶ以上の加速度）を組み合わせ、イオン注入のみで不純物層を形成する炭化珪素半導体装置の開発も進んでいる。
【０００９】
また、炭化珪素半導体素子作製工程に基板薄板化を導入した際、研削面に形成される加工変質層の少なくとも一部を除去することでウェハの反り量を制御し、その後の裏面及び表面の電極形成工程で発生するウェハの反り量を、製造プロセスに影響しない値まで軽減させる炭化珪素半導体素子の製造方法が公知である（下記、特許文献１参照）。
【００１０】
また、厚みが５０μｍ以上のＳｉＣエピタキシャル成長層が配設されたＳｉＣエピタキシャル基板に対して、ＳｉＣエピタキシャル基板の第２の主面に所定のイオンを注入して、ＳｉＣエピタキシャル基板の反りを制御するイオン注入領域を形成する工程を有する炭化珪素半導体素子の製造方法が公知である（下記、特許文献２参照）。
【先行技術文献】
【特許文献】
（【００１１】以降は省略されています）

関連特許