特許ウォッチ

公開番号2024053119
公報種別公開特許公報(A)
公開日2024-04-12
出願番号2024037435,2022143148
出願日2024-03-11,2017-12-06
発明の名称半導体装置及びその製造方法
出願人富士電機株式会社
代理人個人,個人
主分類H01L 29/78 20060101AFI20240405BHJP(基本的電気素子)
要約【課題】マスク合わせのずれを防止することができ、オン抵抗及びボディダイオードの順方向電圧の増加を抑制することができる半導体装置を提供する。
【解決手段】半導体素子が設けられた活性領域40と、活性領域40を囲む終端領域42とを備え、半導体素子は、n-型のドリフト層2と、ドリフト層2の上に設けられ、ドリフト層2よりも高不純物密度でn+型の電流拡散領域(4a,6a)と、電流拡散領域(4a,6a)の上に設けられたp型のベース領域8と、ベース領域8の上部に設けられ、ベース領域8よりも高不純物密度でp+型のベースコンタクト領域9と、ベース領域8の上部にベースコンタクト領域9と接して設けられ、ドリフト層2より高不純物密度でn+型の主電極領域10とを備える。ベースコンタクト領域9の不純物密度がソース領域10の不純物密度よりも高い。
【選択図】図1
特許請求の範囲【請求項１】
活性領域と、前記活性領域を囲む終端領域とを含む炭化シリコン半導体装置の製造方法であって、
第１導電型のドリフト層の上方に設けられた第２導電型のベース領域の表面に第１導電型を呈する不純物元素をイオン注入し、不純物元素注入領域を形成するイオン注入工程と、
前記終端領域の前記不純物元素注入領域を含む半導体層を選択的に除去する工程と、前記活性領域の前記不純物元素注入領域を含む半導体層を選択的に除去する工程と、を有し、前記終端領域に段差を、前記活性領域にトレンチを形成するエッチング工程と、
を含む炭化シリコン半導体装置の製造方法。
続きを表示（約 1,000 文字）【請求項２】
前記エッチング工程では、前記終端領域のエッチングにより、前記段差の底面である平坦部に下端が接続される斜面を形成する
請求項１に記載の炭化シリコン半導体装置の製造方法。
【請求項３】
前記斜面の下端から外縁部に向かって、第２導電型のジャンクション・ターミネーション・エクステンション領域を形成する工程を含む
請求項２に記載の炭化シリコン半導体装置の製造方法。
【請求項４】
前記エッチング工程では、前記不純物元素注入領域の前記段差に接する側面である前記斜面を、前記不純物元素注入領域の前記トレンチに接する側面とは非対称に形成する
請求項２または３に記載の炭化シリコン半導体装置の製造方法。
【請求項５】
前記イオン注入工程では、前記ベース領域の表面の全面に前記不純物元素をイオン注入する
請求項１から４のいずれか１項に記載の炭化シリコン半導体装置の製造方法。
【請求項６】
前記エッチング工程では、前記段差の深さが前記トレンチの深さと異なるように設定される
請求項１から５のいずれか１項に記載の炭化シリコン半導体装置の製造方法。
【請求項７】
前記ベース領域の表面に、第２導電型を呈する第２不純物元素を選択的にイオン注入し、第２不純物元素注入領域を形成する第２イオン注入工程を含み、
前記第２不純物元素注入領域が前記不純物元素注入領域と重なった重なり部において前記第２不純物元素が前記不純物元素よりも高不純物密度である
請求項１から６のいずれか１項に記載の炭化シリコン半導体装置の製造方法。
【請求項８】
前記重なり部において、前記第２不純物元素が前記不純物元素よりも２倍以上高不純物密度である
請求項７に記載の炭化シリコン半導体装置の製造方法。
【請求項９】
前記第２不純物元素注入領域は、前記不純物元素注入領域よりも深い
請求項７または８に記載の炭化シリコン半導体装置の製造方法。
【請求項１０】
前記重なり部の少なくとも一部を覆い、前記終端領域の前記段差まで連続する層間絶縁膜を形成する工程を含む、
請求項７から９のいずれか１項に記載の炭化シリコン半導体装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関し、特にコンタクト抵抗の増加を抑制する半導体装置及びその製造方法に関する。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
シリコン（Ｓｉ）を用いるＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）では二重拡散法により、ｐ型ウェル領域の中に高濃度不純物添加のｎ+型ソース領域を形成している。
一方、炭化シリコン（ＳｉＣ）基板の中の不純物原子の拡散係数は極めて小さく、二重拡散法を適用することはできない。そこで、ＳｉＣを用いるＭＯＳＦＥＴでは、二重イオン注入法でｐ型ウェル領域、及びウェル領域の中にｎ+型ソース領域を形成している。この方法では、高濃度のイオン注入により多数の結晶欠陥が誘起される。そのため、コンタクト抵抗やオン抵抗の増加を招いてしまう。このような問題を解決するため、ｐ型ウェル領域を堆積し、高濃度のソース領域を選択的にイオン注入法で形成する技術が提案されている（特許文献１参照）。
【０００３】
近年、ＳｉＣを用いるＭＯＳＦＥＴでは、ｐ型のベース領域の上にｐ
+
型のベースコン
タクト層及びｎ
+
型のソース領域を隣接して形成する。通常、先にｎ型のソース領域を選択的にイオン注入法で形成し、次いでソース領域に接するようにｐ型のベースコンタクト領域を選択的にイオン注入法で形成する。不純物密度は、ソース領域及びベースコンタクト領域ともに数１０
20
ｃｍ
-3
程度（１０
２０
台）である。この場合、ベースコンタクト領域の選択イオン注入のマスク合わせのずれで、ベースコンタクト領域がソース領域と重なる場合が発生する。ソース領域及びベースコンタクト領域に注入する不純物密度が同程度であるため、重なり合った部分はキャリアの補償により高抵抗化する。そのため、コンタクト抵抗が増加し、オン抵抗の増加及びボディダイオードの順方向電圧の増加などの原因となる。
【先行技術文献】
【特許文献】
【０００４】
特開２０１１－２３７５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記課題に鑑み、本発明は、マスク合わせのずれを防止することができ、オン抵抗及びボディダイオードの順方向電圧の増加を抑制することができる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様は、活性領域と、活性領域を囲む終端領域とを含む炭化シリコン半導体装置の製造方法であって、（ａ）第１導電型のドリフト層の上方に設けられた第２導電型のベース領域の表面に第１導電型を呈する不純物元素をイオン注入し、不純物元素注入領域を形成するイオン注入工程と、（ｂ）終端領域の不純物元素注入領域を含む半導体層を選択的に除去する工程と、（ｃ）活性領域の不純物元素注入領域を含む半導体層を選択的に除去する工程と、を有し、終端領域に段差を、活性領域にトレンチを形成するエッチング工程と、を含む炭化シリコン半導体装置の製造方法であることを要旨とする。
【０００７】
本発明の他の態様は、金属を含む金属含有層と、層間絶縁膜を介して金属含有層の下方に少なくとも一部が設けられたトレンチと、第１導電型のドリフト層と、上面の少なくとも一部が金属含有層に接し、底面の少なくとも一部がトレンチよりも下側でドリフト層に接する第２導電型の半導体領域と、を含む炭化シリコン半導体装置であって、（ａ）第１導電型を呈する不純物元素がイオン注入された不純物元素注入領域であって、上面の少なくとも一部が金属含有層に接し、トレンチに隣接する不純物元素注入領域と、（ｂ）活性領域を囲む終端領域の半導体層の一部を除去して形成された段差と、を含み、半導体領域は、不純物元素注入領域の底面の少なくとも一部に接するベース領域と、半導体領域の上面から内部にかけて設けられた、不純物元素注入領域より高不純物密度のベースコンタクト領域と、を有し、ベースコンタクト領域の少なくとも一部には、不純物元素と第２導電型を呈する第２不純物元素との両方が添加されており、第２不純物元素の不純物密度が不純物元素の不純物密度よりも高く、
不純物元素注入領域は、段差に接する斜面である第１側面と、第１側面とは非対称であってトレンチに接する第２側面とを有する炭化シリコン半導体装置であることを要旨とする。
【発明の効果】
【０００８】
本発明によれば、マスク合わせのずれを防止することができ、半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【０００９】
本発明の実施形態に係る半導体装置の一例を示す断面図である。
本発明の実施形態に係る半導体装置の不純物密度の一例を示す図である。
従来の半導体装置の不純物密度の一例を示す図である。
本発明の実施形態に係る半導体装置の製造方法の一例を説明するための工程断面図である。
本発明の実施形態に係る半導体装置の製造方法の一例を説明するための図４に引き続く工程断面図である。
本発明の実施形態に係る半導体装置の製造方法の一例を説明するための図５に引き続く工程断面図である。
本発明の実施形態に係る半導体装置の製造方法の一例を説明するための図６に引き続く工程断面図である。
本発明の実施形態に係る半導体装置の製造方法の一例を説明するための図７に引き続く工程断面図である。
本発明の実施形態に係る半導体装置の製造方法の一例を説明するための図８に引き続く工程断面図である。
本発明の実施形態に係る半導体装置の製造方法の一例を説明するための図９に引き続く工程断面図である。
本発明の実施形態に係る半導体装置の製造方法の一例を説明するための図１０に引き続く工程断面図である。
従来の半導体装置の製造方法の一例を説明するための工程断面図である。
従来の半導体装置の製造方法の一例を説明するための図１２引き続く工程断面図である。
従来の半導体装置の製造方法の一例を説明するための図１３に引き続く工程断面図である。
従来の半導体装置の製造方法の一例を説明するための図１４に引き続く工程断面図である。
従来の半導体装置の製造方法の一例を説明するための図１５引き続く工程断面図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、本発明の第１及び第２実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す第１及び第２実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。
（【００１１】以降は省略されています）

関連特許