特許ウォッチ

公開番号2024041502
公報種別公開特許公報(A)
公開日2024-03-27
出願番号2022146356
出願日2022-09-14
発明の名称半導体装置およびその製造方法
出願人キオクシア株式会社
代理人個人,個人,個人,個人
主分類H10B 43/27 20230101AFI20240319BHJP()
要約【課題】好適な構造を有する金属層を形成する。
【解決手段】一の実施形態によれば、半導体装置は、第1基板上のトランジスタの上方に設けられた金属層を備える。前記金属層は、第1方向に延びる第1領域と、前記第1領域よりも前記第1方向の幅が小さく、前記第1領域から第2方向に突出する第2領域とを含み、前記第2領域の基端部と前記第1領域との間には、第3方向から見て180度よりも大きい角度を有する第1コーナー部が設けられている。また、前記金属層は、前記第1領域内に位置し、第1高さに下面を有する第1部分と、前記第2領域内に位置し、前記第1高さよりも低い第2高さに下面を有する第2部分とを含み、前記第1部分と前記第2部分との境界の段差は、前記第2方向において、前記第1コーナー部の近傍の第1位置で、前記第2領域の端縁から離間し、前記第1位置よりも前記第1コーナー部から離れた第2位置で、前記第2領域の端縁に近接する。
【選択図】図5
特許請求の範囲【請求項１】
第１基板と、
前記第１基板上に設けられたトランジスタと、
前記トランジスタの上方に設けられたメモリセルアレイと、
前記トランジスタの上方に設けられた金属層とを備え、
前記金属層は、
第１方向に延びる第１領域と、
前記第１領域よりも前記第１方向の幅が小さく、前記第１領域から前記第１方向と交差する第２方向に突出し、ワイヤ接続部を含む第２領域とを含み、
前記第２領域の基端部と前記第１領域との間には、前記第１方向および前記第２方向に交差する第３方向から見て１８０度よりも大きい角度を有する第１コーナー部が設けられ、
前記金属層は、
前記第１領域内に位置し、第１高さに下面を有する第１部分と、
前記第２領域内に位置し、前記第１高さよりも低い第２高さに下面を有する第２部分とを含み、
前記第１部分と前記第２部分との境界に存在する段差は、前記第２方向において、前記第１コーナー部の近傍の第１位置で、前記第２領域の端縁から離間し、前記第１位置よりも前記第１コーナー部から離れた第２位置で、前記第２領域の端縁に近接する、
半導体装置。
続きを表示（約 700 文字）【請求項２】
前記金属層はさらに、前記第１領域から前記第２領域の反対側に延びる第３領域を含む、請求項１に記載の半導体装置。
【請求項３】
前記第３方向から見た前記第２部分と前記第１コーナー部との距離は、１μｍ以上である、請求項１に記載の半導体装置。
【請求項４】
前記金属層はさらに、前記第１部分と前記第２部分とを接続し、前記第１部分と前記第２部分との間で傾斜している第１傾斜部を含む、請求項１に記載の半導体装置。
【請求項５】
前記第２部分は、前記第３方向から見て前記第１コーナー部側が窪んでいる形状を有する、請求項１に記載の半導体装置。
【請求項６】
前記金属層はさらに、前記第２領域内に位置し、前記第２高さよりも低い第３高さに下面を有する第３部分を含む、請求項１に記載の半導体装置。
【請求項７】
前記第３方向から見た前記第３部分と前記第１コーナー部との距離は、１μｍ以上である、請求項６に記載の半導体装置。
【請求項８】
前記第３部分下に設けられた第１ビアプラグをさらに備える、請求項６に記載の半導体装置。
【請求項９】
前記金属層はさらに、前記第２部分と前記第３部分とを接続し、前記第２部分と前記第３部分との間で傾斜している第２傾斜部を含む、請求項６に記載の半導体装置。
【請求項１０】
前記金属層はさらに、前記第３領域内に位置し、前記第１高さよりも低い第４高さに下面を有する第４部分を含む、請求項２に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
配線（金属層）の傾斜部が配線のコーナー部付近に存在する場合、傾斜部に電流が集中するおそれがある。この場合、配線の厚さが傾斜部で薄くなっていると、傾斜部でＥＭ（エレクトロマイグレーション）不良が生じるおそれがある。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１４１１００号公報
特開２０２１－０４８２４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
好適な構造を有する金属層を形成することが可能な半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態によれば、半導体装置は、第１基板と、前記第１基板上に設けられたトランジスタと、前記トランジスタの上方に設けられたメモリセルアレイと、前記トランジスタの上方に設けられた金属層とを備える。前記金属層は、第１方向に延びる第１領域と、前記第１領域よりも前記第１方向の幅が小さく、前記第１領域から前記第１方向と交差する第２方向に突出し、ワイヤ接続部を含む第２領域とを含み、前記第２領域の基端部と前記第１領域との間には、前記第１方向および前記第２方向に交差する第３方向から見て１８０度よりも大きい角度を有する第１コーナー部が設けられている。また、前記金属層は、前記第１領域内に位置し、第１高さに下面を有する第１部分と、前記第２領域内に位置し、前記第１高さよりも低い第２高さに下面を有する第２部分とを含み、前記第１部分と前記第２部分との境界に存在する段差は、前記第２方向において、前記第１コーナー部の近傍の第１位置で、前記第２領域の端縁から離間し、前記第１位置よりも前記第１コーナー部から離れた第２位置で、前記第２領域の端縁に近接する。
【図面の簡単な説明】
【０００６】
第１実施形態の半導体装置の構造を示す断面図である。
第１実施形態の半導体装置の構造を示す拡大断面図である。
第１実施形態の半導体装置の製造方法を示す断面図(1/2)である。
第１実施形態の半導体装置の製造方法を示す断面図(2/2)である。
第１実施形態の半導体装置の構造を示す平面図である。
第１実施形態の半導体装置の構造と、その比較例の半導体装置の構造とを示す平面図である。
第１実施形態の半導体装置の構造を示す平面図である。
第２実施形態の半導体装置の製造方法を示す断面図(1/5)である。
第２実施形態の半導体装置の製造方法を示す断面図(2/5)である。
第２実施形態の半導体装置の製造方法を示す断面図(3/5)である。
第２実施形態の半導体装置の製造方法を示す断面図(4/5)である。
第２実施形態の半導体装置の製造方法を示す断面図(5/5)である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態を、図面を参照して説明する。図１～図１２において、同一の構成には同一の符号を付し、重複する説明は省略する。
【０００８】
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す断面図である。
【０００９】
本実施形態の半導体装置は例えば、回路チップ１とアレイチップ２とが貼り合わされた３次元半導体メモリである。図１に示す符号Ｓは、回路チップ１とアレイチップ２との間の貼合面を示している。
【００１０】
回路チップ１は、図１に示すように、基板１１と、複数のトランジスタ１２と、層間絶縁膜１３と、複数のコンタクトプラグ１４と、配線層１５と、複数のビアプラグ１６と、複数の金属パッド１７とを備えている。各トランジスタ１２は、ゲート絶縁膜１２ａおよびゲート電極１２ｂを含んでいる。基板１１は、第１基板の例である。
（【００１１】以降は省略されています）

関連特許