特許ウォッチ

公開番号2024049504
公報種別公開特許公報(A)
公開日2024-04-10
出願番号2022155758
出願日2022-09-29
発明の名称リードフレーム及び半導体装置
出願人エイブリック株式会社
代理人
主分類H10N 52/80 20230101AFI20240403BHJP()
要約【課題】半導体チップに形成されている磁気検出素子の感度を低下させることなく、半導体チップをリードフレームに安定して固着することができる半導体装置の提供。
【解決手段】半導体装置10は、ホール素子110aが形成されている半導体チップ110と、半導体チップ110の両端部が導電性接着剤120によりそれぞれ固着されている複数のタブ101と、を有し、平面視した際に、半導体チップ110のホール素子110aが複数のタブ101から離間して配置されており、複数のタブ101は、半導体チップ110の下から露出し得る位置まで連通する溝101aがそれぞれ形成されている。
【選択図】図1
特許請求の範囲【請求項１】
磁気検出素子が形成されている半導体チップと、
前記半導体チップの両端部が導電性接着剤によりそれぞれ固着されている複数のタブと、を有し、
平面視した際に、前記半導体チップの前記磁気検出素子が前記複数のタブから離間して配置されており、
前記複数のタブは、前記半導体チップの下から露出し得る位置まで連通する溝がそれぞれ形成されていることを特徴とする半導体装置。
続きを表示（約 160 文字）【請求項２】
前記溝は、前記半導体チップの両端部の辺よりも長い請求項１に記載の半導体装置。
【請求項３】
１つの前記タブにおいて複数の前記溝が形成されている請求項１に記載の半導体装置。
【請求項４】
前記タブが銀メッキされている請求項１から３のいずれかに記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、リードフレーム及び半導体装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
樹脂封止型の半導体装置の製造工程で「後工程」と称される製造プロセスでは、まずダイパッド及びリードが形成されているリードフレームを用いることが多い。
【０００３】
具体的な製造プロセスとしては、ダイパッドの上面に半導体チップを固定し、その半導体チップとリードとをボンディングワイヤで電気的に接続する。次に、リードフレームを２つの金型で挟持し、金型の内部に樹脂を注入して固化させて封止した後、個片にすることで複数の半導体装置が製造される。
【０００４】
このような製造プロセスは、磁気検出素子が形成されている半導体チップにも用いられている。
しかしながら、磁気検出素子が形成されている半導体チップを平板状のダイパッドに搭載すると、被検出磁界の変化に応じた渦電流がダイパッドに生じるため、被検出磁界とは逆方向の磁界が発生してしまう。すると、被検出磁界が変化した場合には測定誤差を発生させてしまうときがある。
【０００５】
このため、渦電流を低減する目的で様々なリードフレームの構造が提案されている。
たとえば、リードフレームの外周に沿って生じる大きな渦電流の流れを分断するために、スロットが形成されている構造のリードフレームが提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
特表２０１３－５１３１０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一つの側面では、半導体チップに形成されている磁気検出素子の感度を低下させることなく、半導体チップをリードフレームに安定して固着することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一実施形態における半導体装置は、
磁気検出素子が形成されている半導体チップと、
前記半導体チップの両端部が導電性接着剤によりそれぞれ固着されている複数のタブと、を有し、
平面視した際に、前記半導体チップの前記磁気検出素子が前記複数のタブから離間して配置されており、
前記複数のタブは、前記半導体チップの下から露出し得る位置まで連通する溝がそれぞれ形成されている。
【発明の効果】
【０００９】
本発明の一つの側面によれば、半導体チップに形成されている磁気検出素子の感度を低下させることなく、半導体チップをリードフレームに安定して固着することができる半導体装置を提供することを目的とする。
【図面の簡単な説明】
【００１０】
図１は、第１の実施形態において、半導体チップを導電性接着剤でリードフレームのタブに固着した状態を示す概略上面図である。
図２Ａは、第１の実施形態における半導体装置の製造方法での一状態を示す説明図である。
図２Ｂは、第１の実施形態における半導体装置の製造方法での一状態を示す説明図である。
図２Ｃは、第１の実施形態における半導体装置の製造方法での一状態を示す説明図である。
図３は、図２Ｃに示したIII－III線の概略断面図である。
図４は、第１の実施形態における半導体装置の概略側面図である。
図５は、第２の実施形態におけるタブの溝の形状を示す概略上面図である。
図６は、第３の実施形態におけるタブの溝の形状を示す概略上面図である。
図７は、第４の実施形態におけるタブの溝の形状を示す概略上面図である。
図８は、第５の実施形態におけるタブの溝の形状を示す概略上面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許