TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024052604
公報種別公開特許公報(A)
公開日2024-04-11
出願番号2023167715
出願日2023-09-28
発明の名称半導体装置、半導体装置の作製方法、及び電子機器
出願人株式会社半導体エネルギー研究所
代理人
主分類H10B 12/00 20230101AFI20240404BHJP()
要約【課題】微細化又は高集積化が可能な半導体装置を提供する。
【解決手段】容量と、トランジスタと、第1の絶縁層と、を有する半導体装置。容量は、第1及び第2の導電層と、第2の絶縁層と、を有する。第2の絶縁層は、第1の導電層の側面と接し、第2の導電層は、第2の絶縁層を介して、第1の導電層の側面の少なくとも一部を覆う。トランジスタは、第3乃至第5の導電層と、半導体層と、第3の絶縁層と、を有する。第3の導電層は、第1の導電層の上面と接する。第1の絶縁層は、第3の導電層上に設けられ、第4の導電層は、第1の絶縁層上に設けられる。第1の絶縁層、及び第4の導電層は、第3の導電層に達する開口部を有する。半導体層は、第3及び第4の導電層と接する。また、半導体層は、開口部の内部に位置する領域を有する。半導体層上には、第3の絶縁層と第5の導電層がこの順で、開口部の内部に位置する領域を有するように設けられる。
【選択図】図2
特許請求の範囲【請求項1】
容量と、第1のトランジスタと、第1の絶縁層と、を有し、
前記容量は、第1の導電層と、第2の導電層と、第2の絶縁層と、を有し、
前記第2の絶縁層は、前記第1の導電層の側面と接する領域を有し、
前記第2の導電層は、前記第2の絶縁層を介して、前記第1の導電層の側面の少なくとも一部を覆い、
前記第1のトランジスタは、第3の導電層と、第4の導電層と、第5の導電層と、第1の半導体層と、第3の絶縁層と、を有し、
前記第3の導電層は、前記第1の導電層の上面と接する領域を有し、
前記第1の絶縁層は、前記第3の導電層上に設けられ、
前記第4の導電層は、前記第1の絶縁層上に設けられ、
前記第1の絶縁層、及び前記第4の導電層は、前記第3の導電層に達する第1の開口部を有し、
前記第1の半導体層は、前記第3の導電層と接する領域、及び前記第4の導電層と接する領域を有し、且つ前記第1の開口部の内部に位置する領域を有するように設けられ、
前記第3の絶縁層は、前記第1の開口部の内部に位置する領域を有するように、前記第1の半導体層上に設けられ、
前記第5の導電層は、前記第1の開口部の内部において、前記第3の絶縁層を前記第1の半導体層との間に挟んで対向する領域を有するように設けられる半導体装置。
続きを表示(約 1,400 文字)【請求項2】
請求項1において、
前記半導体装置は、第2のトランジスタを有し、
前記第2のトランジスタは、前記容量下に設けられ、
前記第1の導電層は、前記第2のトランジスタのゲート電極と電気的に接続される半導体装置。
【請求項3】
請求項1において、
前記半導体装置は、第2のトランジスタと、第4の絶縁層と、を有し、
前記第2のトランジスタは、第6の導電層と、第7の導電層と、第8の導電層と、第2の半導体層と、第5の絶縁層と、を有し、
前記第4の絶縁層は、前記第6の導電層上に設けられ、
前記第7の導電層は、前記第4の絶縁層上に設けられ、
前記第4の絶縁層、及び前記第7の導電層は、前記第6の導電層に達する第2の開口部を有し、
前記第2の半導体層は、前記第6の導電層と接する領域、及び前記第7の導電層と接する領域を有し、且つ前記第2の開口部の内部に位置する領域を有するように設けられ、
前記第5の絶縁層は、前記第2の開口部の内部に位置する領域を有するように、前記第2の半導体層上に設けられ、
前記第8の導電層は、前記第2の開口部の内部において、前記第5の絶縁層を前記第2の半導体層との間に挟んで対向する領域を有するように設けられ、
前記第8の導電層の上面は、前記第1の導電層と接する領域を有する半導体装置。
【請求項4】
請求項3において、
前記半導体装置は、記憶部を有し、
前記記憶部には、メモリセルがマトリクス状に配列され、
前記メモリセルは、前記第1のトランジスタと、前記第2のトランジスタと、前記容量と、を有し、
前記第6の導電層、及び前記第7の導電層は、第1の方向に配列される前記メモリセルにより共有される半導体装置。
【請求項5】
請求項4において、
前記第7の導電層には、定電位が供給される半導体装置。
【請求項6】
請求項5において、
前記半導体装置は、第1の駆動回路を有し、
前記第1の駆動回路は、前記第6の導電層と電気的に接続され、
前記第1の駆動回路は、前記メモリセルへのデータの書き込み、及び前記データの読み出しを行う機能を有する半導体装置。
【請求項7】
請求項6において、
前記第2の導電層は、前記第1の方向と垂直な第2の方向に配列される前記メモリセルにより共有される半導体装置。
【請求項8】
請求項6において、
前記半導体装置は、第2の駆動回路を有し、
前記第2の駆動回路は、前記第2の導電層と電気的に接続され、
前記第2の駆動回路は、前記第2の導電層に信号を供給することにより、前記データの読み出しを制御する機能を有する半導体装置。
【請求項9】
請求項1において、
前記第2の導電層は、第1の方向に延伸する領域と、前記第1の方向と垂直な第2の方向に延伸する領域と、を有し、
前記第2の導電層は、前記第1の方向に延伸する領域と、前記第2の方向に延伸する領域と、が交差する領域に、第3の開口部を有する半導体装置。
【請求項10】
請求項9において、
前記第2の導電層には、定電位が供給される半導体装置。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本発明の一態様は、半導体装置、及び、半導体装置の作製方法に関する。また、本発明の一態様は、記憶装置、及び記憶装置の作製方法に関する。また、本発明の一態様は、トランジスタ、及びトランジスタの作製方法に関する。また、本発明の一態様は、容量、及び容量の作製方法に関する。また、本発明の一態様は、電子機器に関する。
続きを表示(約 1,600 文字)【0002】
なお、本発明の一態様は、上記の技術分野に限定されない。本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置(例えば、タッチセンサ)、入出力装置(例えば、タッチパネル)、それらの駆動方法、又はそれらの製造方法を一例として挙げることができる。
【0003】
なお、本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子(トランジスタ、ダイオード、フォトダイオード等)を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップ、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置、及び電子機器は、それ自体が半導体装置であり、且つそれぞれが半導体装置を有している場合がある。
【背景技術】
【0004】
近年、半導体装置の開発が進められ、例えば大規模集積回路(LSI:Large Scale Integration)が半導体装置に用いられている。例えば、中央処理装置(CPU:Central Processing Unit)、及びメモリ等が半導体装置に用いられている。CPUは、半導体ウエハを加工し、チップ化された半導体集積回路(少なくともトランジスタ及びメモリ)を有し、接続端子である電極が形成された半導体素子の集合体である。
【0005】
CPU及びメモリ等の半導体回路(ICチップ)は、回路基板、例えばプリント配線基板に実装され、様々な電子機器の部品の一つとして用いられる。
【0006】
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路(IC:Integrated Circuit)、及び表示装置のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【0007】
また、酸化物半導体を用いたトランジスタは、非導通状態においてリーク電流が極めて小さいことが知られている。例えば、特許文献1には、酸化物半導体を用いたトランジスタのリーク電流が小さいという特性を応用した低消費電力のCPU等が開示されている。また、例えば、特許文献2には、酸化物半導体を用いたトランジスタのリーク電流が小さいという特性を応用して、長期にわたり記憶内容を保持できる記憶装置等が、開示されている。
【0008】
また、近年では電子機器の小型化、軽量化に伴い、集積回路のさらなる高密度化への要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。例えば、特許文献3及び非特許文献1では、酸化物半導体膜を用いる第1のトランジスタと、酸化物半導体膜を用いる第2のトランジスタとを積層させることで、メモリセルを複数重畳して設けることにより、集積回路の高密度化を図る技術が開示されている。
【0009】
さらに、トランジスタを縦型とすることができれば、集積回路の高密度化を図ることができる。例えば、特許文献4には、酸化物半導体の側面が、ゲート絶縁層を介してゲート電極に覆われている縦型のトランジスタが開示されている。
【先行技術文献】
【特許文献】
【0010】
特開2012-257187号公報
特開2011-151383号公報
国際公開第2021/053473号
特開2013-211537号公報
【非特許文献】
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

株式会社Gaianixx
自立膜、積層構造体、素子、電子デバイス、電子機器及びシステム
4日前
旺宏電子股ふん有限公司
3Dメモリデバイス及びシール構造を形成する方法
3日前
キヤノン株式会社
誘電体、誘電体の製造方法及びトランスデューサー
3日前
國立中央大學
メモリ回路、ダイナミックランダムアクセスメモリ及びその動作方法
4日前
株式会社半導体エネルギー研究所
発光素子および発光装置
3日前
タイチョウ グァンユー テクノロジー カンパニー リミテッド
有機発光素子
3日前
マグネコンプ コーポレーション
サスペンションストローク増加のための多層PZT電極構成
3日前
ギンコ バイオワークス インコーポレイテッド
抗体を回避するウイルスベクター
3日前
株式会社 みずほ銀行
サービス管理システム、サービス管理方法及びサービス管理プログラム
4日前