特許ウォッチ

公開番号2024056612
公報種別公開特許公報(A)
公開日2024-04-23
出願番号2023125128
出願日2023-07-31
発明の名称半導体装置およびその製造方法
出願人キオクシア株式会社
代理人個人,個人,個人,個人
主分類H10B 43/50 20230101AFI20240416BHJP()
要約【課題】コンタクト領域内にプラグを好適に形成可能な半導体装置およびその製造方法を提供する。
【解決手段】一の実施形態によれば、半導体装置は、第1方向に複数の第1絶縁膜と複数の電極層とを交互に含み、第1領域と第2領域とを含む積層膜を備える。前記装置はさらに、前記第1領域内に設けられ、前記複数の電極層との交差部分に複数のメモリセルが設けられた柱状部を備える。前記装置はさらに、前記第2領域内に設けられ、前記第1方向に延びる柱部を備える。前記装置はさらに、前記第2領域内において前記複数の電極層のうちの第1電極層上に設けられたプラグを備える。さらに、前記柱部の第1側面が、前記プラグの第2側面と対向している場合に、前記第2側面の形状は、前記第1側面の方向に凹型である。
【選択図】図1
特許請求の範囲【請求項１】
第１方向に複数の第１絶縁膜と複数の電極層とを交互に含み、第１領域と第２領域とを含む積層膜と、
前記第１領域内に設けられ、前記複数の電極層との交差部分に複数のメモリセルが設けられた柱状部と、
前記第２領域内に設けられ、前記第１方向に延びる柱部と、
前記第２領域内において前記複数の電極層のうちの第１電極層上に設けられたプラグとを備え、
前記柱部の第１側面が、前記プラグの第２側面と対向している場合に、前記第２側面の形状は、前記第１側面の方向に凹型である、半導体装置。
続きを表示（約 780 文字）【請求項２】
前記プラグは、前記複数の電極層のうちの前記第１電極層より上方の電極層を前記第１方向に貫通し、
前記プラグと、前記複数の電極層のうちの前記第１電極層より上方の電極層のそれぞれと、の間に設けられた第２絶縁膜をさらに備える、請求項１に記載の半導体装置。
【請求項３】
前記第１側面は、前記第２絶縁膜を介して前記第２側面と対向している、請求項２に記載の半導体装置。
【請求項４】
前記第１方向において、前記第２絶縁膜の上端の位置は、前記柱部の上端の位置よりも高い、請求項２に記載の半導体装置。
【請求項５】
前記第１方向に垂直な断面における前記柱部の形状は、前記第１電極層の上面の上方で円形であり、かつ、前記第１電極層の上面の下方で円形である、請求項１に記載の半導体装置。
【請求項６】
前記プラグは、前記柱部と接していない、請求項１に記載の半導体装置。
【請求項７】
前記第１領域内の前記柱状部は、第１半導体層を含み、前記第２領域内の前記柱部は、第２半導体層を含む、請求項１に記載の半導体装置。
【請求項８】
前記第１領域内の前記柱状部は、前記第１半導体層を包囲する第３絶縁膜をさらに含み、前記第２領域内の前記柱部は、前記第２半導体層を包囲する第４絶縁膜をさらに含む、請求項７に記載の半導体装置。
【請求項９】
前記第２半導体層の材料は、前記第１半導体層の材料と同じであり、前記第４絶縁膜の材料は、前記第３絶縁膜の材料と同じである、請求項８に記載の半導体装置。
【請求項１０】
前記第２領域内の前記柱部は、絶縁膜のみで形成されている、請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
続きを表示（約 2,900 文字）【背景技術】
【０００２】
３次元半導体メモリのコンタクト領域内に柱部（梁部）とコンタクトプラグとを形成する場合、コンタクトプラグの形状に異常が生じるおそれがある。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－０５７６２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
コンタクト領域内にプラグを好適に形成可能な半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態によれば、半導体装置は、第１方向に複数の第１絶縁膜と複数の電極層とを交互に含み、第１領域と第２領域とを含む積層膜を備える。前記装置はさらに、前記第１領域内に設けられ、前記複数の電極層との交差部分に複数のメモリセルが設けられた柱状部を備える。前記装置はさらに、前記第２領域内に設けられ、前記第１方向に延びる柱部を備える。前記装置はさらに、前記第２領域内において前記複数の電極層のうちの第１電極層上に設けられたプラグを備える。さらに、前記柱部の第１側面が、前記プラグの第２側面と対向している場合に、前記第２側面の形状は、前記第１側面の方向に凹型である。
【図面の簡単な説明】
【０００６】
第１実施形態の半導体装置の構造を示す断面図である。
第１実施形態の第１変形例の半導体装置の構造を示す断面図である。
第１実施形態の柱状部５の構造を示す断面図である。
第１実施形態の柱部６の構造を示す断面図である。
第１実施形態のコンタクト領域Ｒ２の構造の一例を示す平面図および斜視図である。
第１実施形態のコンタクト領域Ｒ２の構造の別の例を示す平面図および斜視図である。
第１実施形態の第１比較例の半導体装置の構造を示す断面図である。
第１実施形態の第２比較例の半導体装置の構造を示す断面図である。
第１比較例のコンタクト領域Ｒ２の構造の一例を示す平面図および斜視図である。
第１比較例のコンタクト領域Ｒ２の構造の別の例を示す平面図および斜視図である。
第１実施形態の半導体装置の製造方法を示す断面図(1/3)である。
第１実施形態の半導体装置の製造方法を示す断面図(2/3)である。
第１実施形態の半導体装置の製造方法を示す断面図(3/3)である。
第１比較例の半導体装置の製造方法を示す断面図(1/3)である。
第１比較例の半導体装置の製造方法を示す断面図(2/3)である。
第１比較例の半導体装置の製造方法を示す断面図(3/3)である。
第１変形例の半導体装置の製造方法を示す断面図(1/7)である。
第１変形例の半導体装置の製造方法を示す断面図(2/7)である。
第１変形例の半導体装置の製造方法を示す断面図(3/7)である。
第１変形例の半導体装置の製造方法を示す断面図(4/7)である。
第１変形例の半導体装置の製造方法を示す断面図(5/7)である。
第１変形例の半導体装置の製造方法を示す断面図(6/7)である。
第１変形例の半導体装置の製造方法を示す断面図(7/7)である。
第１実施形態の半導体装置の構造の種々の例を示す平面図(1/3)である。
第１実施形態の半導体装置の構造の種々の例を示す平面図(2/3)である。
第１実施形態の半導体装置の構造の種々の例を示す平面図(3/3)である。
第２実施形態の半導体装置の構造を示す断面図である。
第２実施形態の半導体装置の構造を示す平面図である。
第２実施形態の半導体装置の製造方法を示す断面図(1/12)である。
第２実施形態の半導体装置の製造方法を示す断面図(2/12)である。
第２実施形態の半導体装置の製造方法を示す断面図(3/12)である。
第２実施形態の半導体装置の製造方法を示す断面図(4/12)である。
第２実施形態の半導体装置の製造方法を示す断面図(5/12)である。
第２実施形態の半導体装置の製造方法を示す断面図(6/12)である。
第２実施形態の半導体装置の製造方法を示す断面図(7/12)である。
第２実施形態の半導体装置の製造方法を示す断面図(8/12)である。
第２実施形態の半導体装置の製造方法を示す断面図(9/12)である。
第２実施形態の半導体装置の製造方法を示す断面図(10/12)である。
第２実施形態の半導体装置の製造方法を示す断面図(11/12)である。
第２実施形態の半導体装置の製造方法を示す断面図(12/12)である。
第２実施形態の半導体装置の製造方法を示す平面図(1/2)である。
第２実施形態の半導体装置の製造方法を示す平面図(2/2)である。
第２実施形態の第１～第３変形例の半導体装置の構造を示す平面図である。
第２実施形態の第１比較例の半導体装置の製造方法と、第２実施形態の第１変形例の半導体装置の製造方法とを説明するための平面図である。
第２実施形態の第４変形例の半導体装置の構造を示す断面図である。
第２実施形態の第５変形例の半導体装置の構造を示す断面図である。
第２実施形態の第５変形例の半導体装置の製造方法を示す断面図(1/2)である。
第２実施形態の第５変形例の半導体装置の製造方法を示す断面図(2/2)である。
第２実施形態の第５変形例の半導体装置の構成を示すブロック図である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態を、図面を参照して説明する。図１～図４９において、同一の構成には同一の符号を付し、重複する説明は省略する。
【０００８】
（第１実施形態）
（１）半導体装置の構造
図１は、第１実施形態の半導体装置の構造を示す断面図である。本実施形態の半導体装置は、例えば３次元半導体メモリを含む。
【０００９】
本実施形態の半導体装置は、基板１と、層間絶縁膜２と、ソース層３と、積層膜４と、複数の柱状部５と、複数の柱部６と、複数の絶縁膜７と、複数のコンタクトプラグ８とを備える。絶縁膜７は、第２絶縁膜の例である。コンタクトプラグ８は、プラグの例である。図１は、複数の柱状部５のうちの１本と、複数の柱部６のうちの１１本と、複数のコンタクトプラグ８のうちの１２本とを例示している。
【００１０】
積層膜４は、下部積層膜４ａと、絶縁膜４ｂと、上部積層膜４ｃと、絶縁膜４ｄとを含む。下部積層膜４ａおよび上部積層膜４ｃの各々は、複数の絶縁膜１１と、複数の電極層１２とを含む。絶縁膜１１、４ｂ、４ｄは、第１絶縁膜の例である。
（【００１１】以降は省略されています）

関連特許