特許ウォッチ

公開番号2024044997
公報種別公開特許公報(A)
公開日2024-04-02
出願番号2023101227
出願日2023-06-20
発明の名称半導体装置およびその製造方法
出願人キオクシア株式会社
代理人個人,個人,個人,個人
主分類H10B 43/50 20230101AFI20240326BHJP()
要約【課題】電極層上にコンタクトプラグを好適に形成することが可能な半導体装置およびその製造方法に関する。
【解決手段】一の実施形態によれば、半導体装置は、第1方向に交互に積層された複数の第1絶縁膜および複数の電極層を含む積層膜を備える。前記装置はさらに、前記複数の電極層のうちの第1電極層上に設けられ、前記第1方向に延びる管状の形状を有する第1プラグを備える。前記装置はさらに、前記第1プラグおよび前記第1電極層内に設けられ、前記第1方向に延びる柱状の形状を有する第2絶縁膜を備える。さらに、前記第2絶縁膜を包囲する前記第1プラグの側面の直径は、前記第2絶縁膜を包囲する前記第1電極層の側面の直径よりも大きい。
【選択図】図3
特許請求の範囲【請求項１】
第１方向に交互に積層された複数の第１絶縁膜および複数の電極層を含む積層膜と、
前記複数の電極層のうちの第１電極層上に設けられ、前記第１方向に延びる管状の形状を有する第１プラグと、
前記第１プラグおよび前記第１電極層内に設けられ、前記第１方向に延びる柱状の形状を有する第２絶縁膜とを備え、
前記第２絶縁膜を包囲する前記第１プラグの側面の直径は、前記第２絶縁膜を包囲する前記第１電極層の側面の直径よりも大きい、半導体装置。
続きを表示（約 770 文字）【請求項２】
前記積層膜は、階段状の形状を有する階段構造部を含み、
前記第１プラグは、前記階段構造部に含まれる前記第１電極層上に設けられている、
請求項１に記載の半導体装置。
【請求項３】
前記第１電極層は、前記第１プラグの下方において、前記積層膜内の最上位の電極層となっている、請求項２に記載の半導体装置。
【請求項４】
前記積層膜内に設けられ、前記第２絶縁膜下に位置する第３絶縁膜をさらに備える、請求項１に記載の半導体装置。
【請求項５】
前記第３絶縁膜は、前記第２絶縁膜を形成している絶縁材料と異なる種類の絶縁材料で形成されている、請求項４に記載の半導体装置。
【請求項６】
前記積層膜上に設けられた第４絶縁膜をさらに備え、
前記第１プラグは、前記第４絶縁膜内に設けられている、
請求項１に記載の半導体装置。
【請求項７】
前記第１絶縁膜と前記第４絶縁膜は、シリコンおよび酸素を含む、請求項６に記載の半導体装置。
【請求項８】
前記積層膜内に設けられ、前記第１方向に延びる柱状の形状を有し、前記第１プラグと離間されている第５絶縁膜をさらに備える、請求項１に記載の半導体装置。
【請求項９】
前記積層膜は、階段状の形状を有する階段構造部を含み、
前記第５絶縁膜は、前記階段構造部内に設けられている、
請求項８に記載の半導体装置。
【請求項１０】
前記積層膜に設けられた電荷蓄積層と、
前記積層膜内に前記電荷蓄積層を介して設けられた半導体層と、
をさらに備える、請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
複数の電極層を含む階段構造部を形成し、いずれかの電極層上にコンタクトプラグを配置する場合、このコンタクトプラグが他の電極層とショートするおそれがある。
【先行技術文献】
【特許文献】
【０００３】
米国特許第９８７１０５４号公報
特開２０２１－１４１２７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電極層上にコンタクトプラグを好適に形成することが可能な半導体装置およびその製造方法に関する。
【課題を解決するための手段】
【０００５】
一の実施形態によれば、半導体装置は、第１方向に交互に積層された複数の第１絶縁膜および複数の電極層を含む積層膜を備える。前記装置はさらに、前記複数の電極層のうちの第１電極層上に設けられ、前記第１方向に延びる管状の形状を有する第１プラグを備える。前記装置はさらに、前記第１プラグおよび前記第１電極層内に設けられ、前記第１方向に延びる柱状の形状を有する第２絶縁膜を備える。さらに、前記第２絶縁膜を包囲する前記第１プラグの側面の直径は、前記第２絶縁膜を包囲する前記第１電極層の側面の直径よりも大きい。
【図面の簡単な説明】
【０００６】
第１実施形態の半導体装置の構造を示す断面図である。
第１実施形態の半導体装置の構造を示す拡大断面図である。
第１実施形態の半導体装置の構造を示す拡大断面図および斜視図である。
第１実施形態の比較例の半導体装置の構造を示す断面図である。
第１実施形態の半導体装置の製造方法を示す断面図(1/6)である。
第１実施形態の半導体装置の製造方法を示す断面図(2/6)である。
第１実施形態の半導体装置の製造方法を示す断面図(3/6)である。
第１実施形態の半導体装置の製造方法を示す断面図(4/6)である。
第１実施形態の半導体装置の製造方法を示す断面図(5/6)である。
第１実施形態の半導体装置の製造方法を示す断面図(6/6)である。
第１実施形態の半導体装置の構造を示す平面図である。
第２実施形態の半導体装置の構造を示す断面図である。
第２実施形態の半導体装置の製造方法を示す断面図(1/2)である。
第２実施形態の半導体装置の製造方法を示す断面図(2/2)である。
第３実施形態の半導体装置の構造を示す断面図である。
第３実施形態の半導体装置の製造方法を示す断面図(1/3)である。
第３実施形態の半導体装置の製造方法を示す断面図(2/3)である。
第３実施形態の半導体装置の製造方法を示す断面図(3/3)である。
第３実施形態の比較例の半導体装置の製造方法を示す断面図である。
第４実施形態の半導体装置の構造を示す断面図である。
第４実施形態の半導体装置の製造方法を示す断面図(1/2)である。
第４実施形態の半導体装置の製造方法を示す断面図(2/2)である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態を、図面を参照して説明する。図１～図２２において、同一の構成には同一の符号を付し、重複する説明は省略する。
【０００８】
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す断面図である。本実施形態の半導体装置は、例えば３次元半導体メモリを含んでいる。
【０００９】
本実施形態の半導体装置は、ソース層１と、積層膜２と、層間絶縁膜３と、複数の柱状部４と、複数の梁部５と、複数のコンタクトプラグ６と、複数の絶縁膜７と、複数の絶縁膜８とを備えている。積層膜２は、複数の絶縁膜１１と、複数の電極層１２とを含んでいる。絶縁膜１１、絶縁膜７、絶縁膜８、層間絶縁膜３、および梁部５はそれぞれ、第１、第２、第３、第４、および第５絶縁膜の例である。コンタクトプラグ６は、第１プラグの例である。
【００１０】
図１は、本実施形態の半導体装置の向きを示すために、互いに垂直なＸ方向、Ｙ方向、およびＺ方向を示している。本明細書では、＋Ｚ方向を上方向として取り扱い、－Ｚ方向を下方向として取り扱う。－Ｚ方向は、重力方向と一致していてもよいし、重力方向とは一致していなくてもよい。Ｚ方向は、第１方向の例である。
（【００１１】以降は省略されています）

関連特許