特許ウォッチ

公開番号2024014521
公報種別公開特許公報(A)
公開日2024-02-01
出願番号2022117408
出願日2022-07-22
発明の名称自動試験装置およびそのインタフェース装置
出願人株式会社アドバンテスト
代理人個人,個人,個人,個人
主分類G01R 31/28 20060101AFI20240125BHJP(測定;試験)
要約【課題】20Gbpsを超える高速デバイスを高精度で試験可能なインタフェース装置、および自動試験装置を提供する。
【解決手段】インタフェース装置200は、テストヘッド130とDUT1の間に設けられる。インタフェース装置200は、ピンエレクトロニクスIC400、RAM410、ピンコントローラ420、不揮発性メモリ430を備える。RAM410は、複数のピンエレクトロニクスIC400がDUTから受信したデバイス信号にもとづくデータを格納する。ピンコントローラ420は、テストヘッド130からの制御信号に応じて、複数のピンエレクトロニクスIC400を制御する。ピンエレクトロニクスPCB310には、複数のピンエレクトロニクスIC400、RAM410およびピンコントローラ420が実装される。
【選択図】図13
特許請求の範囲【請求項１】
テストヘッドと被試験デバイス（ＤＵＴ）の間に設けられるインタフェース装置であって、
複数のピンエレクトロニクスＩＣ（Integrated Circuit）と、
前記複数のピンエレクトロニクスＩＣが前記ＤＵＴから受信したデバイス信号にもとづくデータを格納するＲＡＭ（Random Access Memory）と、
前記テストヘッドからの制御信号に応じて、前記複数のピンエレクトロニクスＩＣを制御するピンコントローラと、
前記複数のピンエレクトロニクスＩＣ、前記ＲＡＭおよび前記ピンコントローラが実装されるプリント基板と、
を備えることを特徴とするインタフェース装置。
続きを表示（約 680 文字）【請求項２】
前記プリント基板に実装され、前記複数のピンエレクトロニクスＩＣに電源電圧を供給するリニアレギュレータをさらに備えることを特徴とする請求項１に記載のインタフェース装置。
【請求項３】
前記リニアレギュレータは、前記テストヘッド側に設けられたＤＣ／ＤＣコンバータからの直流電圧を受け、前記複数のピンエレクトロニクスＩＣに供給すべき前記電源電圧を生成することを特徴とする請求項２に記載のインタフェース装置。
【請求項４】
前記複数のピンエレクトロニクスＩＣが、前記プリント基板の前記ＤＵＴに最も近い第１辺に沿って実装されることを特徴とする請求項１または２に記載のインタフェース装置。
【請求項５】
前記第１辺が伸びる方向を第１方向、それと垂直な方向を第２方向とするとき、
前記ピンコントローラは、前記第１方向に関して前記プリント基板の中央に配置され、前記第２方向に関して、前記プリント基板の中央よりも、前記第１辺と対向する第２辺に近い領域に配置されることを特徴とする請求項４に記載のインタフェース装置。
【請求項６】
前記インタフェース装置は、前記テストヘッドから供給されるクロック信号と同期して動作することを特徴とする請求項１または２に記載のインタフェース装置。
【請求項７】
テスター本体と、
テストヘッドと、
テストヘッドに接続される請求項１または２に記載のインタフェース装置と、
を備えることを特徴とする自動試験装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、自動試験装置のインタフェース装置に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
メモリやＣＰＵ（Central Processing Unit）などの各種半導体デバイスの検査に、自動試験装置（ＡＴＥ：Automatic Test Equipment）が使用される。ＡＴＥは、試験対象の半導体デバイス（以下、被試験デバイス（ＤＵＴ））に、試験信号を供給し、試験信号に対するＤＵＴの応答を測定し、ＤＵＴの良否を判定し、あるいは、不良箇所を特定する。
【０００３】
図１は、従来のＡＴＥ１０のブロック図である。ＡＴＥ１０は、テスター（テスター本体ともいう）２０、テストヘッド３０、インタフェース装置４０、ハンドラ５０を備える。
【０００４】
テスター２０は、ＡＴＥ１０を統括的に制御する。具体的には、テスター２０は、テストプログラムを実行し、テストヘッド３０やハンドラ５０を制御し、測定結果を収集する。
【０００５】
テストヘッド３０は、ＤＵＴ１に供給すべき試験信号を発生し、またＤＵＴからの信号（デバイス信号という）を検出するハードウェアを備える。具体的には、テストヘッド３０は、ピンエレクトロニクス（ＰＥ）３２や、電源回路（不図示）などを備える。ＰＥ３２は、ドライバおよびコンパレータなどを含むＡＳＩＣ（Application Specific IC）である。従来において、ＰＥ３２は、ＰＥボード３４と呼ばれるプリント基板上に実装され、テストヘッド３０の内部に収容されていた。
【０００６】
インタフェース装置４０は、ハイフィックスとも称され、テストヘッド３０とＤＵＴ１の間の電気的な接続を中継する。インタフェース装置４０は、ソケットボード４２を備える。ソケットボード４２には、複数のソケット４４が設けられており、複数のＤＵＴ１を同時測定可能となっている。ウェハレベル試験を行うＡＴＥの場合、ソケットボード４２に代えて、プローブカードが使用される。
【０００７】
複数のソケット４４には、ハンドラ５０によって、複数のＤＵＴ１がロードされ、ソケット４４にＤＵＴ１が押し付けられる。試験終了後、ハンドラ５０は、ＤＵＴ１をアンロードし、必要に応じて、良品と不良品を分別する。
【０００８】
インタフェース装置４０は、ソケットボード４２と、テストヘッド３０を接続する複数のケーブル４６を備える。ＰＥ３２が発生する試験信号は、ケーブル４６を介して、ＤＵＴ１に伝送され、ＤＵＴ１が発生するデバイス信号は、ケーブル４６を介してＰＥ３２に伝送される。
【先行技術文献】
【特許文献】
【０００９】
特開２００８－７６３０８号公報
国際公開ＷＯ２００９－０３４６４１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
近年、ＤＲＡＭ（Dynamic Random Access Memory）の高速化が進んでいる。グラフィックボードに搭載されるＧＤＤＲ（Graphics Double Data Rate)メモリでは、ＧＤＤＲ６Ｘ規格において、ＮＲＺ（Non Return to Zero）方式により２１Ｇｂｐｓの伝送速度が達成されている。
（【００１１】以降は省略されています）

関連特許