特許ウォッチ

公開番号2025179169
公報種別公開特許公報(A)
公開日2025-12-09
出願番号2025146498,2024519446
出願日2025-09-03,2022-09-19
発明の名称電力増幅回路、電力増幅器、及び送信器
出願人華為技術有限公司,HUAWEI TECHNOLOGIES CO.,LTD.
代理人弁理士法人ITOH
主分類H03F 1/32 20060101AFI20251202BHJP(基本電子回路)
要約【課題】高線形性電力増幅回路を提供するような電力増幅回路、電力増幅器及び送信器を提供する。
【解決手段】電力増幅回路1は、電力増幅ユニット01及び補償ユニット02を含み、電力増幅ユニットは、第1MOS電界効果トランジスタM1を含み、補償ユニットは、第3MOS電界効果トランジスタM3を含み、第3MOS電界効果トランジスタのゲート電極は、第1バイアス電圧端Vb1に接続され、第3MOS電界効果トランジスタのソース電極は、第1MOS電界効果トランジスタのドレイン電極に接続され、第3MOS電界効果トランジスタの導電型は、第1MOS電界効果トランジスタの導電型と逆である。
【選択図】図1
特許請求の範囲【請求項１】
電力増幅器であって、
入力整合回路、出力整合回路、第１電力増幅回路及び第２電力増幅回路を有し、
前記第１電力増幅回路は、当該第１電力増幅回路の電力増幅ユニット及び当該第１電力増幅回路の補償ユニットを有し、
前記第１電力増幅回路の前記電力増幅ユニットは、当該第１電力増幅回路において第１ＭＯＳ電界効果トランジスタを有し、当該第１電力増幅回路の前記第１ＭＯＳ電界効果トランジスタのゲート電極は当該第１電力増幅回路の入力信号端に接続され、当該第１電力増幅回路の前記第１ＭＯＳ電界効果トランジスタのドレイン電極は当該第１電力増幅回路の出力信号端に接続され、当該第１電力増幅回路の前記第１ＭＯＳ電界効果トランジスタのソース電極は接地され、
前記第１電力増幅回路の前記補償ユニットは、当該第１電力増幅回路において第３ＭＯＳ電界効果トランジスタを有し、当該第１電力増幅回路の前記第３ＭＯＳ電界効果トランジスタのゲート電極は当該第１電力増幅回路の第１バイアス電圧端に接続され、当該第１電力増幅回路の前記第３ＭＯＳ電界効果トランジスタのソース電極は当該第１電力増幅回路の前記出力信号端に接続され、
前記第１電力増幅回路の前記第１ＭＯＳ電界効果トランジスタはＮ型ＭＯＳ電界効果トランジスタであり、かつ前記第１電力増幅回路の前記第３ＭＯＳ電界効果トランジスタはＰ型ＭＯＳ電界効果トランジスタであり、あるいは、前記第１電力増幅回路の前記第１ＭＯＳ電界効果トランジスタはＰ型ＭＯＳ電界効果トランジスタであり、かつ前記第１電力増幅回路の前記第３ＭＯＳ電界効果トランジスタはＮ型ＭＯＳ電界効果トランジスタであり、
前記第２電力増幅回路は、当該第２電力増幅回路の電力増幅ユニット及び当該第２電力増幅回路の補償ユニットを有し、
前記第２電力増幅回路の前記電力増幅ユニットは、当該第２電力増幅回路において第１ＭＯＳ電界効果トランジスタを有し、当該第２電力増幅回路の前記第１ＭＯＳ電界効果トランジスタのゲート電極は当該第２電力増幅回路の入力信号端に接続され、当該第２電力増幅回路の前記第１ＭＯＳ電界効果トランジスタのドレイン電極は当該第２電力増幅回路の出力信号端に接続され、当該第２電力増幅回路の前記第１ＭＯＳ電界効果トランジスタのソース電極は接地され、
前記第２電力増幅回路の前記補償ユニットは、当該第２電力増幅回路において第３ＭＯＳ電界効果トランジスタを有し、当該第２電力増幅回路の前記第３ＭＯＳ電界効果トランジスタのゲート電極は当該第２電力増幅回路の第１バイアス電圧端に接続され、当該第２電力増幅回路の前記第３ＭＯＳ電界効果トランジスタのソース電極は当該第２電力増幅回路の前記出力信号端に接続され、
前記第２電力増幅回路の前記第１ＭＯＳ電界効果トランジスタはＮ型ＭＯＳ電界効果トランジスタであり、かつ前記第２電力増幅回路の前記第３ＭＯＳ電界効果トランジスタはＰ型ＭＯＳ電界効果トランジスタであり、あるいは、前記第２電力増幅回路の前記第１ＭＯＳ電界効果トランジスタはＰ型ＭＯＳ電界効果トランジスタであり、かつ前記第２電力増幅回路の前記第３ＭＯＳ電界効果トランジスタはＮ型ＭＯＳ電界効果トランジスタであり、
前記電力増幅器は第３キャパシタを更に有し、前記第３キャパシタの第１端は、前記第１電力増幅回路の前記第３ＭＯＳ電界効果トランジスタのドレイン電極に接続され、前記第３キャパシタの第２端は、前記第２電力増幅回路の前記第３ＭＯＳ電界効果トランジスタのドレイン電極に接続され、
前記入力整合回路の出力信号端は、前記第１電力増幅回路の入力信号端及び前記第２電力増幅回路の入力信号端に別々に接続され、前記出力整合回路の入力信号端は、前記第１電力増幅回路の出力信号端及び前記第２電力増幅回路の出力信号端に別々に接続される、
電力増幅器。
続きを表示（約 2,700 文字）【請求項２】
第１バイアス電圧端は接地される、
請求項１に記載の電力増幅器。
【請求項３】
前記電力増幅器は、第４キャパシタ及び第５キャパシタを更に有し、
前記第４キャパシタは、前記第１電力増幅回路の出力信号端と前記第２電力増幅回路の入力信号端との間に接続され、
前記第５キャパシタは、前記第２電力増幅回路の出力信号端と前記第１電力増幅回路の入力信号端との間に接続される、
請求項１に記載の電力増幅器。
【請求項４】
駆動段階増幅回路及び段階間整合回路を更に有し、
前記駆動段階増幅回路は、前記第１電力増幅回路及び前記第２電力増幅回路の出力ゲインを補償するよう構成され、
前記駆動段階増幅回路の入力信号端は前記入力整合回路の出力信号端に接続され、前記駆動段階増幅回路の出力信号端は前記段階間整合回路の入力信号端に接続され、
前記段階間整合回路の出力信号端は、前記第１電力増幅回路の入力信号端及び前記第２電力増幅回路の入力信号端に別々に接続される、
請求項１に記載の電力増幅器。
【請求項５】
前記駆動段階増幅回路は、第４ＭＯＳ電界効果トランジスタ、第５ＭＯＳ電界効果トランジスタ、第６ＭＯＳ電界効果トランジスタ、第７ＭＯＳ電界効果トランジスタ、第３抵抗、第４抵抗、第６キャパシタ、及び第７キャパシタを有し、
前記第４ＭＯＳ電界効果トランジスタのゲート電極は電源電圧端に接続され、前記第４ＭＯＳ電界効果トランジスタのドレイン電極は前記駆動段階増幅回路の第１出力信号端に接続され、前記第４ＭＯＳ電界効果トランジスタのソース電極は前記第５ＭＯＳ電界効果トランジスタのドレイン電極に接続され、
前記第５ＭＯＳ電界効果トランジスタのゲート電極は前記第６キャパシタの第１端に接続され、前記第５ＭＯＳ電界効果トランジスタのソース電極は接地され、前記第６キャパシタの第２端は前記駆動段階増幅回路の第１入力信号端に接続され、
前記第６ＭＯＳ電界効果トランジスタのゲート電極は前記電源電圧端に接続され、前記第６ＭＯＳ電界効果トランジスタのドレイン電極は前記駆動段階増幅回路の第２出力信号端に接続され、前記第６ＭＯＳ電界効果トランジスタのソース電極は前記第７ＭＯＳ電界効果トランジスタのドレイン電極に接続され、
前記第７ＭＯＳ電界効果トランジスタのゲート電極は前記第７キャパシタの第１端に接続され、前記第７ＭＯＳ電界効果トランジスタのソース電極は接地され、前記第７キャパシタの第２端は前記駆動段階増幅回路の第２入力信号端に接続され、
前記第３抵抗は、前記第５ＭＯＳ電界効果トランジスタのゲート電極と第５バイアス電圧端との間に接続され、前記第４抵抗は、前記第７ＭＯＳ電界効果トランジスタのゲート電極と前記第５バイアス電圧端との間に接続される、
請求項４に記載の電力増幅器。
【請求項６】
前記駆動段階増幅回路は、第８キャパシタ及び第９キャパシタを更に有し、
前記第８キャパシタは、前記第４ＭＯＳ電界効果トランジスタのソース電極と前記第７ＭＯＳ電界効果トランジスタのゲート電極との間に接続され、
前記第９キャパシタは、前記第６ＭＯＳ電界効果トランジスタのソース電極と前記第５ＭＯＳ電界効果トランジスタのゲート電極との間に接続される、
請求項５に記載の電力増幅器。
【請求項７】
前記第１電力増幅回路の前記電力増幅ユニット及び前記第２電力増幅回路の前記電力増幅ユニットの夫々は、第２ＭＯＳ電界効果トランジスタ及び第１バイアスサブ回路を更に含み、
前記第２ＭＯＳ電界効果トランジスタのゲート電極は、前記第１バイアスサブ回路を介して前記第１電力増幅回路又は前記第２電力増幅回路のうち対応する一方の電力増幅回路の前記入力信号端に接続され、前記第２ＭＯＳ電界効果トランジスタのドレイン電極は前記対応する一方の電力増幅回路の前記出力信号端に接続され、前記第２ＭＯＳ電界効果トランジスタのソース電極は接地され、
前記第１バイアスサブ回路は、前記第２ＭＯＳ電界効果トランジスタのゲートバイアス電圧を制御するよう構成され、
前記第１ＭＯＳ電界効果トランジスタの直流動作点はクラスＣにバイアスされ、かつ前記第２ＭＯＳ電界効果トランジスタの直流動作点はクラスＡＢにバイアスされ、あるいは、前記第１ＭＯＳ電界効果トランジスタの直流動作点はクラスＡＢにバイアスされ、かつ前記第２ＭＯＳ電界効果トランジスタの直流動作点はクラスＣにバイアスされる、
請求項１に記載の電力増幅器。
【請求項８】
前記第１バイアスサブ回路は、第１キャパシタ及び第１抵抗を含み、
前記第１キャパシタの第１端は前記対応する一方の電力増幅回路の前記入力信号端に接続され、前記第１キャパシタの第２端は前記第２ＭＯＳ電界効果トランジスタのゲート電極に接続され、
前記第１抵抗の第１端は前記第２ＭＯＳ電界効果トランジスタのゲート電極に接続され、前記第１抵抗の第２端は第３バイアス電圧端に接続される、
請求項７に記載の電力増幅器。
【請求項９】
前記第１電力増幅回路の前記電力増幅ユニット及び前記第２電力増幅回路の前記電力増幅ユニットの夫々は、前記第１電力増幅回路又は前記第２電力増幅回路のうち対応する一方の電力増幅回路の前記入力信号端と前記第１ＭＯＳ電界効果トランジスタのゲート電極との間に接続されている第２バイアスサブ回路を更に含み、
前記第２バイアスサブ回路は、前記第１ＭＯＳ電界効果トランジスタのゲートバイアス電圧を制御するよう構成される、
請求項２に記載の電力増幅器。
【請求項１０】
前記第２バイアスサブ回路は、第２キャパシタ及び第２抵抗を含み、
前記第２キャパシタの第１端は前記対応する一方の電力増幅回路の前記入力信号端に接続され、前記第２キャパシタの第２端は前記第１ＭＯＳ電界効果トランジスタのゲート電極に接続され、
前記第２抵抗の第１端は前記第１ＭＯＳ電界効果トランジスタのゲート電極に接続され、前記第２抵抗の第２端は第４バイアス電圧端に接続される、
請求項９に記載の電力増幅器。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本願は、電子テクノロジの分野に、特に、電力増幅回路、電力増幅器、及び送信器に関係がある。
続きを表示（約 2,900 文字）【背景技術】
【０００２】
相補型金属酸化膜半導体（Complementary Metal Oxide Semiconductor，ＣＭＯＳ）は、主流の半導体テクノロジとして、一般的な通信ベースバンド及びアナログトランシーバなどの様々なデジタル／アナログ信号処理チップの実施に広く使用されている。電力増幅器（Power Amplifier，ＰＡ）は送信器の最終段モジュールとなる。ＣＭＯＳテクノロジに基づいて開発されたＰＡは、Ｂｌｕｅｔｏｏｔｈ、Ｚｉｇｂｅｅ、及びＮＢ－ＩｏＴなどの狭帯域低電力シナリオで主に使用され、初期のＷｉ－Ｆｉシステムでも使用されることがある。しかし、変調信号の直交振幅変調（Quadrature Amplitude Modulation，ＱＡＭ）次数の増加とともに、信号のロスレス伝送を確かにするために、通信リンクの信号対雑音比に対する要求もそれに応じて高まっている。従って、高次ＱＡＭ信号の送信は、より高い線形性、例えば、より低い振幅変調－振幅変調（Amplitude Modulation-Amplitude Modulation，ＡＭ－ＡＭ）歪み及びより低い振幅変調－位相変調（Amplitude Modulation-Phase Modulation）歪みを有することをＰＡに要求する。従って、高帯域幅及び高次ＱＡＭ信号の伝送を満足するために高線形性ＰＡを如何に設計するかは、当業者によって至急解決される必要がある技術的課題である。
【発明の概要】
【０００３】
本願は、高線形性電力増幅回路を提供するように電力増幅回路、電力増幅器、及び送信器を提供する。
【０００４】
第１の態様に従って、本願の実施形態は、電力増幅ユニット及び補償ユニットを含む電力増幅回路を提供し、電力増幅ユニットは第１ＭＯＳ電界効果トランジスタを含んでもよく、第１ＭＯＳ電界効果トランジスタのゲート電極は電力増幅回路の入力信号端に接続され、第１ＭＯＳ電界効果トランジスタのドレイン電極は電力増幅回路の出力信号端に接続され、第１ＭＯＳ電界効果トランジスタのソース電極は接地される。補償ユニットは第３ＭＯＳ電界効果トランジスタを含んでよく、第３ＭＯＳ電界効果トランジスタのゲート電極は第１バイアス電圧端に接続され、第３ＭＯＳ電界効果トランジスタのソース電極は電力増幅回路の出力信号端に接続され、第３ＭＯＳ電界効果トランジスタのドレイン電極は第２バイアス電圧端に接続される。第１ＭＯＳ電界効果トランジスタはＮ型ＭＯＳ電界効果トランジスタであり、かつ第３ＭＯＳ電界効果トランジスタはＰ型ＭＯＳ電界効果トランジスタであり、あるいは、第１ＭＯＳ電界効果トランジスタはＰ型ＭＯＳ電界効果トランジスタであり、かつ第３ＭＯＳ電界効果トランジスタはＮ型ＭＯＳ電界効果トランジスタである。
【０００５】
本願のこの実施形態で提供される電力増幅回路に従って、第３ＭＯＳ電界効果トランジスタのソース電極は第１ＭＯＳ電界効果トランジスタのドレイン電極に接続され、第３ＭＯＳ電界効果トランジスタの導電型は第１ＭＯＳ電界効果トランジスタＭ１の導電型と逆である。従って、入力電圧による第３ＭＯＳ電界効果トランジスタのゲート－ソース間キャパシタＣｇｓの変化傾向は、入力電圧による第１ＭＯＳ電界効果トランジスタのゲート－ドレイン間キャパシタＣｇｄの変化傾向と逆であり、第１ＭＯＳ電界効果トランジスタのゲート－ドレイン間キャパシタは基本的に補償後の入力電圧により変化しないので、ＡＭ－ＰＭは補償され、電力増幅回路の線形性は改善される。更に、電力増幅回路の設計は単純である。
【０００６】
実施形態で、第１バイアス電圧端の電圧は０からＶｄｄの間にセットされ得、Ｖｄｄは電源電圧であり、第２バイアス電圧端は仮想接地にセットされ得、つまり、第２バイアス電圧端はキャパシタを介して接地される。
【０００７】
例えば、電力増幅回路では、電力増幅ユニットは、第２ＭＯＳ電界効果トランジスタ及び第１バイアスサブ回路を更に含んでもよい。第２ＭＯＳ電界効果トランジスタのゲート電極は、第１バイアスサブ回路を介して電力増幅回路の入力信号端に接続され、第２ＭＯＳ電界効果トランジスタのドレイン電極は電力増幅回路の出力信号端に接続され、第２ＭＯＳ電界効果トランジスタのソース電極は接地される。第１バイアスサブ回路は、第２ＭＯＳ電界効果トランジスタのゲートバイアス電圧を制御するよう構成される。第１ＭＯＳ電界効果トランジスタの直流動作点はクラスＣにバイアスされ、かつ第２ＭＯＳ電界効果トランジスタの直流動作点はクラスＡＢにバイアスされ、あるいは、第１ＭＯＳ電界効果トランジスタの直流動作点はクラスＡＢにバイアスされ、かつ第２ＭＯＳ電界効果トランジスタの直流動作点はクラスＣにバイアスされる。
【０００８】
第１ＭＯＳ電界効果トランジスタ及び第２ＭＯＳ電界効果トランジスタは同じ導電型を有し、つまり、第１ＭＯＳ電界効果トランジスタ及び第２ＭＯＳ電界効果トランジスタは両方とも、Ｎ型ＭＯＳ電界効果トランジスタ又はＰ型ＭＯＳ電界効果トランジスタである。
【０００９】
本願では、マルチゲートトランジスタ技術を使用することによって組み合わされる第１ＭＯＳ電界効果トランジスタ及び第２ＭＯＳ電界効果トランジスタが電力増幅ユニットに使用される。一方のＭＯＳ電界効果トランジスタの直流動作点はクラスＡＢにバイアスされ、それにより、そのＭＯＳ電界効果トランジスタの相互コンダクタンスｇｍの三次非線形ｇｍ”は負になり、他方のＭＯＳ電界効果トランジスタの直流動作点はクラスＣにバイアスされ、それにより、その他方のＭＯＳ電界効果トランジスタの相互コンダクタンスｇｍの三次非線形ｇｍ”は正になる。このようにして、２つのＭＯＳ電界効果トランジスタの相互コンダクタンスｇｍの三次非線形ｇｍ”は反対に作用することになり、電力増幅回路のＡＭ－ＡＭは補償され、電力増幅回路のＰ１ｄＢ圧縮ポイントは改善される。
【００１０】
例えば、第１バイアスサブ回路は、第１キャパシタ及び第１抵抗を含んでもよい。第１キャパシタの第１端は電力増幅回路の入力信号端に接続され、第１キャパシタの第２端は第２ＭＯＳ電界効果トランジスタのゲート電極に接続される。第１抵抗の第１端は第２ＭＯＳ電界効果トランジスタのゲート電極に接続され、第１抵抗の第２端は第３バイアス電圧端に接続される。従って、第１抵抗は、第２ＭＯＳ電界効果トランジスタのゲートバイアス電圧を制御するために使用され、第１キャパシタは、第２ＭＯＳ電界効果トランジスタのゲート電極から第１ＭＯＳ電界効果トランジスタのゲート電極を絶縁するために使用され得、第１キャパシタは、直流を遮断し、交流を導くという役割を更に果たし得る。
（【００１１】以降は省略されています）

関連特許