特許ウォッチ

公開番号2025159861
公報種別公開特許公報(A)
公開日2025-10-22
出願番号2024062685
出願日2024-04-09
発明の名称受信回路及びその制御方法
出願人華邦電子股ふん有限公司,Winbond Electronics Corp.
代理人個人,個人
主分類H04L 25/03 20060101AFI20251015BHJP(電気通信技術)
要約【課題】入力信号を適切に検出することの可能な受信回路、半導体記憶装置及び半導体記憶装置の制御方法を提供する。
【解決手段】受信回路1は、入力信号VINを増幅するアンプ10と、所定値以上の振幅の入力信号VINがアンプ10に入力されると、アンプ10の出力信号V1の振幅が小さくなるように制御する制御部20と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
入力信号を増幅するアンプと、
所定値以上の振幅の入力信号が前記アンプに入力されると、前記アンプの出力信号の振幅が小さくなるように制御する制御部と、を備える、
受信回路。
続きを表示（約 1,300 文字）【請求項２】
前記制御部は、前記所定値以上の振幅の入力信号が前記アンプに入力されると、前記アンプの出力信号の振幅の低減量を大きくすることによって、前記アンプの出力信号の振幅が小さくなるように制御する、
請求項１に記載の受信回路。
【請求項３】
前記制御部は、前記所定値以上の振幅の入力信号が前記アンプに入力されると、前記アンプの出力信号に加えられるフィードバック信号であって、前記出力信号の反転信号であるフィードバック信号の振幅を大きくすることによって、前記アンプの出力信号の振幅が小さくなるように制御する、
請求項２に記載の受信回路。
【請求項４】
前記制御部は、
前記出力信号が入力される論理反転回路と、
一端側が前記論理反転回路の出力に接続された第１抵抗部と、
一端側が前記第１抵抗部の他端側に接続され、他端側が前記アンプの出力に接続された第１スイッチ部であって、前記入力信号の振幅が前記所定値以上の場合にオンになる第１スイッチ部と、
前記第１抵抗部の他端側と前記アンプの出力との間において前記第１スイッチ部と並列に接続された第２抵抗部と、を備える、
請求項１～３の何れかに記載の受信回路。
【請求項５】
前記第１スイッチ部は、トランスファトランジスタを含む、
請求項４に記載の受信回路。
【請求項６】
前記制御部は、前記論理反転回路の出力に直列に接続された１つ以上の他の論理反転回路を備える、
請求項４に記載の受信回路。
【請求項７】
前記制御部は、
一端側が前記第１抵抗部の他端側に接続され、他端側が前記アンプの出力に接続された第２スイッチ部と、
一端側が前記入力信号に接続され、他端側が前記第２スイッチ部に接続された第３抵抗部と、を備え、
前記第２スイッチ部は、前記第３抵抗部の他端側における信号の振幅が前記所定値以上の場合にオンになる、
請求項４に記載の受信回路。
【請求項８】
前記第２スイッチ部は、トランスファトランジスタを含む、
請求項７に記載の受信回路。
【請求項９】
前記制御部は、
前記出力信号が入力される論理反転回路と、
一端側が前記論理反転回路の出力に接続された第１抵抗部と、
一端側が前記第１抵抗部の他端側に接続され、他端側が前記アンプの出力に接続されたスイッチ部と、
前記第１抵抗部の他端側と前記アンプの出力との間において前記スイッチ部と並列に接続された第２抵抗部と、
一端側が前記入力信号に接続され、他端側が前記スイッチ部に接続された第３抵抗部と、を備え、
前記スイッチ部は、前記第３抵抗部の他端側における信号の振幅が前記所定値以上の場合にオンになる、
請求項１～３の何れかに記載の受信回路。
【請求項１０】
前記スイッチ部は、トランスファトランジスタを含む、
請求項９に記載の受信回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、受信回路、半導体記憶装置及び半導体記憶装置の制御方法に関する。
続きを表示（約 1,100 文字）【背景技術】
【０００２】
半導体記憶装置（例えば、ＤＲＡＭ（Dynamic Random Access Memory）等）において、外部から入力された信号を増幅するアンプを含む受信回路を備えたものが知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
特開２００１－１０３０９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような受信回路では、入力信号の振幅が大きいほど、アンプの出力信号の振幅が大きくなる。しかしながら、半導体記憶装置と他の装置との間の信号伝送速度を向上させるために入力信号のパルス幅が短くなるほど、受信回路において、振幅が大きい入力信号（の論理レベル（ハイレベル又はローレベル））を適切に検出することが困難になる虞がある。
【０００５】
本発明は上記課題に鑑みてなされたものであり、入力信号を適切に検出することの可能な受信回路、半導体記憶装置及び半導体記憶装置の制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明は、入力信号を増幅するアンプと、所定値以上の振幅の入力信号が前記アンプに入力されると、前記アンプの出力信号の振幅が小さくなるように制御する制御部と、を備える、受信回路を提供する。
【０００７】
かかる発明によれば、所定値以上の振幅の入力信号がアンプに入力されると、アンプの出力信号の振幅が小さくなるので、受信回路は、この小振幅の出力信号を用いて動作を行うことが可能になる。これにより、受信回路は、例えば、振幅が大きく、且つ、パルス幅が短い信号が入力された場合であっても、入力信号の論理レベルを適切に検出することができる。
【０００８】
また、本発明は、上記発明の受信回路を備える、半導体記憶装置を提供する。
【０００９】
さらに、本発明は、半導体記憶装置の制御方法であって、前記半導体記憶装置の受信回路は、入力信号を増幅するアンプと、制御部と、を備え、前記制御部が、所定値以上の振幅の入力信号が前記アンプに入力されると、前記アンプの出力信号の振幅が小さくなるように制御するステップを含む、半導体記憶装置の制御方法を提供する。
【発明の効果】
【００１０】
本発明の受信回路、半導体記憶装置及び半導体記憶装置の制御方法によれば、入力信号を適切に検出することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許