特許ウォッチ

公開番号2025146577
公報種別公開特許公報(A)
公開日2025-10-03
出願番号2024098281
出願日2024-06-18
発明の名称半導体集積回路、メモリコントローラ及び半導体集積回路の制御方法
出願人キオクシア株式会社
代理人弁理士法人志賀国際特許事務所
主分類H02M 3/07 20060101AFI20250926BHJP(電力の発電,変換,配電)
要約【課題】回路素子のばらつきの影響による変動が小さい降圧電圧を得ることができる半導体集積回路を提供する。
【解決手段】本実施形態の半導体集積回路は、複数の降圧回路と、複数の入力スイッチと、複数の出力スイッチとを備える。複数の降圧回路は、入力された第1の電圧又は第2の電圧を降圧し、第1の降圧電圧又は第2の降圧電圧を出力する。複数の入力スイッチは、それぞれが複数の降圧回路の入力端に設けられ、第1の電圧又は第2の電圧の入力を切り替える。複数の出力スイッチは、それぞれが複数の降圧回路の出力端に設けられ、第1の降圧電圧又は第2の降圧電圧の出力を切り替える。
【選択図】図5
特許請求の範囲【請求項１】
入力された第１の電圧又は第２の電圧を降圧し、第１の降圧電圧又は第２の降圧電圧を出力する複数の降圧回路と、
それぞれが前記複数の降圧回路の入力端に設けられ、前記第１の電圧又は前記第２の電圧の入力を切り替える複数の入力スイッチと、
それぞれが前記複数の降圧回路の出力端に設けられ、前記第１の降圧電圧又は前記第２の降圧電圧の出力を切り替える複数の出力スイッチと、
を備える半導体集積回路。
続きを表示（約 1,600 文字）【請求項２】
前記複数の降圧回路は、第１、第２、第３及び第４の降圧回路を含み、
前記複数の入力スイッチは、第１、第２、第３及び第４の入力スイッチを含み、
前記複数の出力スイッチは、第１、第２、第３及び第４の出力スイッチを含み、
前記第１の入力スイッチ、前記第２の入力スイッチ、前記第１の出力スイッチ、及び、前記第２の出力スイッチは、互いに同期して接続先を切り替え、
前記第３の入力スイッチ、前記第４の入力スイッチ、前記第３の出力スイッチ、及び、前記第４の出力スイッチは、互いに同期して接続先を切り替える請求項１に記載の半導体集積回路。
【請求項３】
前記第１、前記第２、前記第３及び前記第４の降圧回路は、それぞれ、前記第１の電圧又は前記第２の電圧の充電を制御する第１のスイッチと、前記第１の電圧又は前記第２の電圧で充電する第１の容量と、充電された前記第１の容量と並列に接続されることで降圧する第２の容量と、前記第１の容量と前記第２の容量を接続し、前記第１の降圧電圧又は前記第２の降圧電圧への降圧を制御する第２のスイッチと、前記第２の容量の電荷を放電する第３のスイッチと、前記第２の容量を放電するまたは降圧動作を行うときの出力からの切り離しを制御する第４のスイッチとを有する請求項２に記載の半導体集積回路。
【請求項４】
前記複数の入力スイッチを制御する制御信号を生成して出力する信号生成回路をさらに設け、
前記制御信号は、前記複数の降圧回路のそれぞれに設けられた前記第１のスイッチに供給される制御信号を分周した信号である請求項３に記載の半導体集積回路。
【請求項５】
前記第１の降圧回路の前記第１のスイッチと前記第３の降圧回路の前記第１のスイッチは同期してオン／オフし、
前記第２の降圧回路の前記第１のスイッチと前記第４の降圧回路の前記第１のスイッチは同期してオン／オフする請求項３に記載の半導体集積回路。
【請求項６】
前記第１の電圧は、一端が第１の定電流源に接続される第１のダイオードにかかる電圧であり、
前記第２の電圧は、一端が第２の定電流源に接続されて前記第１のダイオードと並列な第２のダイオードにかかる電圧である請求項１に記載の半導体集積回路。
【請求項７】
前記第１の降圧電圧又は前記第２の降圧電圧に基づいて温度特性を持つ出力電流を生成し、生成した前記出力電流を他の回路に入力することで、前記他の回路における温度依存性を無くす制御を可能にする、請求項３に記載の半導体集積回路。
【請求項８】
請求項１に記載の半導体集積回路と、
半導体記憶装置の書き込み及び読み出しを制御する制御回路と、
を有するメモリコントローラ。
【請求項９】
入力された第１の電圧又は第２の電圧を降圧し、第１の降圧電圧又は第２の降圧電圧を出力する複数の降圧回路と、それぞれが前記複数の降圧回路の入力端に設けられ、前記第１の電圧又は前記第２の電圧の入力を切り替える複数の入力スイッチと、それぞれが前記複数の降圧回路の出力端に設けられ、前記第１の降圧電圧又は前記第２の降圧電圧の出力を切り替える複数の出力スイッチと、を備える半導体集積回路の制御方法であって、
前記複数の降圧回路は、第１、第２、第３及び第４の降圧回路を含み、
前記複数の入力スイッチは、第１、第２、第３及び第４の入力スイッチを含み、
前記複数の出力スイッチは、第１、第２、第３及び第４の出力スイッチを含み、
前記第１の入力スイッチ、前記第２の入力スイッチ、前記第１の出力スイッチ、及び、前記第２の出力スイッチは、互いに同期して接続先を切り替え、
前記第３の入力スイッチ、前記第４の入力スイッチ、前記第３の出力スイッチ、及び、前記第４の出力スイッチは、互いに同期して接続先を切り替える半導体集積回路の制御方法。

発明の詳細な説明【技術分野】
【０００１】
本実施形態は、半導体集積回路、メモリコントローラ及び半導体集積回路の制御方法に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
従来、ダイオード電圧差を利用して回路素子の温度特性を補正する回路において、ダイオード電圧差を入力する回路の入力電圧範囲に適した電圧に変換するために、電圧降圧回路が用いられる。一般的に、高精度な温度特性補正機能を実現するために、電圧降圧回路の出力である降圧電圧には回路素子のばらつきの影響による変動が小さいことが求められる。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０２２／０２６８８１０号明細書
米国特許第５６００１８６号明細書
米国特許出願公開第２００１／０００１５４４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態は、回路素子のばらつきの影響による変動が小さい降圧電圧を得ることができる半導体集積回路、メモリコントローラ及び半導体集積回路の制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本実施形態の半導体集積回路は、複数の降圧回路と、複数の入力スイッチと、複数の出力スイッチとを備える。複数の降圧回路は、入力された第１の電圧又は第２の電圧を降圧し、第１の降圧電圧又は第２の降圧電圧を出力する。複数の入力スイッチは、それぞれが複数の降圧回路の入力端に設けられ、第１の電圧又は第２の電圧の入力を切り替える。複数の出力スイッチは、それぞれが複数の降圧回路の出力端に設けられ、第１の降圧電圧又は第２の降圧電圧の出力を切り替える。
【図面の簡単な説明】
【０００６】
メモリシステムの構成の一例を示すブロック図である。
比較例１に係る電圧降圧回路の構成を説明するための回路図である。
比較例２に係る電圧降圧回路の構成を説明するための回路図である。
比較例２の電圧降圧回路のスイッチの制御波形を示すタイミングチャートである。
本実施形態の電圧降圧回路の構成を説明するための回路図である。
本実施形態の電圧降圧回路のスイッチの制御波形を示すタイミングチャートである。
電流生成回路の構成を説明するための回路図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明の実施形態について詳細に説明する。
（第１の実施形態）
（メモリシステムの構成）
【０００８】
図１は、メモリシステムの構成の一例を示すブロック図である。本実施形態のメモリシステム１は、メモリコントローラ３と不揮発性メモリ２とを備える。なお、不揮発性メモリ２は、複数のメモリチップを含む場合がある。メモリシステム１は、ホスト装置４と接続可能である。ホスト装置４は、例えば、パーソナルコンピュータ、携帯端末などの電子機器である。
【０００９】
メモリシステム１は、ホスト装置４が搭載されたマザーボード上に、メモリシステム１を構成する複数のチップを実装して構成してもよいし、メモリシステム１を１つのモジュールで実現するシステムＬＳＩ（Ｌａｒｇｅ－ＳｃａｌｅＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）またはＳｏＣ（Ｓｙｓｔｅｍ－ｏｎ－ａ－Ｃｈｉｐ）として構成してもよい。メモリシステム１の例としては、ＳＤカードのようなメモリカード、ＳＳＤ（Ｓｏｌｉｄ－Ｓｔａｔｅ－Ｄｒｉｖｅ）、およびｅＭＭＣ（ｅｍｂｅｄｄｅｄ－Ｍｕｌｔｉ－Ｍｅｄｉａ－Ｃａｒｄ）などが挙げられる。
【００１０】
不揮発性メモリ２は、複数のメモリセルを備えたＮＡＮＤ型メモリであり、データを不揮発に記憶する。
（【００１１】以降は省略されています）

関連特許