特許ウォッチ

公開番号2025145318
公報種別公開特許公報(A)
公開日2025-10-03
出願番号2024045427
出願日2024-03-21
発明の名称半導体集積回路、受信装置、及び受信方法
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類H04L 7/00 20060101AFI20250926BHJP(電気通信技術)
要約【課題】受信信号に基づき好適にデータを再生する半導体集積回路、受信装置、及び受信方法を提供する。
【解決手段】実施形態の半導体集積回路は、第1クロック信号に基づいてアナログ信号から第1デジタル値をサンプルする第1コンバータと、第1クロック信号から第1位相シフトした第2クロック信号に基づいてアナログ信号から第2デジタル値をサンプルする第2コンバータと、第3クロック信号が有する第1周波数を動作周波数として用いて、第1デジタル値及び第2デジタル値に基づいて、第1クロック信号及び第2クロック信号の位相ずれを算出する第1処理回路と、第4クロック信号が有する、第1周波数の2^m倍(mは1以上の整数)の第2周波数を動作周波数として用いて、第1処理回路により算出された位相ずれに基づいて、第1クロック信号及び第2クロック信号の位相ずれを補正する制御信号を生成する第2処理回路と、を備える。
【選択図】図2
特許請求の範囲【請求項１】
第１クロック信号に基づいてアナログ信号から第１デジタル値をサンプルする第１コンバータと、
前記第１クロック信号から第１位相シフトした第２クロック信号に基づいて前記アナログ信号から第２デジタル値をサンプルする第２コンバータと、
第３クロック信号が有する第１周波数を動作周波数として用いて、前記第１デジタル値及び前記第２デジタル値に基づいて、前記第１クロック信号及び前記第２クロック信号の位相ずれを算出する第１処理回路と、
第４クロック信号が有する、前記第１周波数の２
ｍ
倍（ｍは１以上の整数）の第２周波数を動作周波数として用いて、前記第１処理回路により算出された前記位相ずれに基づいて、前記第１クロック信号及び前記第２クロック信号の位相ずれを補正する制御信号を生成する第２処理回路と、
を備える半導体集積回路。
続きを表示（約 1,200 文字）【請求項２】
前記第１処理回路は、
前記第３クロック信号の前記第１周波数を動作周波数として用いて、前記第１デジタル値及び前記第２デジタル値から第１信号及び第２信号をそれぞれ生成する第１回路と、
前記第３クロック信号の前記第１周波数を動作周波数として用いて、前記第１信号及び前記第２信号から前記第１クロック信号及び前記第２クロック信号の前記位相ずれを検出する第２回路と、
を含む、
請求項１に記載の半導体集積回路。
【請求項３】
前記第２処理回路は、
前記第４クロック信号の前記第２周波数を動作周波数として用いて、前記第２回路により検出された前記位相ずれを積算し、前記位相ずれの積算値を算出する第３回路と、
前記第４クロック信号の前記第２周波数を動作周波数として用いて、前記第３回路により算出された前記積算値に応じた前記制御信号を生成する第４回路と、
を含む、
請求項２に記載の半導体集積回路。
【請求項４】
前記制御信号に基づいて、前記第１クロック信号及び前記第２クロック信号の位相ずれを補正するための第３信号を生成する第１回路と、
前記第３信号に基づいて、前記位相ずれが補正された前記第１クロック信号及び前記第２クロック信号を生成する第２回路と、
をさらに備える、
請求項１に記載の半導体集積回路。
【請求項５】
前記第１処理回路は、前記第１デジタル値及び前記第２デジタル値が含むオフセット誤差及びゲイン誤差を補正する回路を含む、
請求項１に記載の半導体集積回路。
【請求項６】
前記第４クロック信号の前記第２周波数は、前記第３クロック信号の前記第１周波数の２倍である、
請求項１に記載の半導体集積回路。
【請求項７】
請求項１乃至請求項６のいずれか１項に記載の半導体集積回路と、
前記半導体集積回路から出力された信号の処理を制御する制御回路と、
を備える、受信装置。
【請求項８】
第１クロック信号に基づいてアナログ信号から第１デジタル値をサンプルすることと、
前記第１クロック信号から第１位相シフトした第２クロック信号に基づいて前記アナログ信号から第２デジタル値をサンプルすることと、
第３クロック信号が有する第１周波数を動作周波数として用いて、前記第１デジタル値及び前記第２デジタル値に基づいて、前記第１クロック信号及び前記第２クロック信号の位相ずれを算出することと、
第４クロック信号が有する、前記第１周波数の２
ｍ
倍（ｍは１以上の整数）の第２周波数を動作周波数として用いて、算出された前記位相ずれに基づいて、前記第１クロック信号及び前記第２クロック信号の位相ずれを補正する制御信号を生成することと、
を備える、受信方法。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体集積回路、受信装置、及び受信方法に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
送信装置と受信装置とは伝送路を介して接続される。受信装置は、伝送路を通過した受信信号を受信する。受信装置は、受信信号を処理する半導体集積回路を備える。受信装置は、受信信号に基づき、クロック信号を再生する。受信装置は、再生されたクロック信号に基づき、受信信号からデータを再生する。
【先行技術文献】
【特許文献】
【０００３】
特開２０２３－１３６００９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
受信信号に基づき好適にデータを再生する半導体集積回路、受信装置、及び受信方法を提供する。
【課題を解決するための手段】
【０００５】
実施形態の半導体集積回路は、第１コンバータと、第２コンバータと、第１処理回路と、第２処理回路とを備える。第１コンバータは、第１クロック信号に基づいてアナログ信号から第１デジタル値をサンプルする。第２コンバータは、第１クロック信号から第１位相シフトした第２クロック信号に基づいてアナログ信号から第２デジタル値をサンプルする。第１処理回路は、第３クロック信号が有する第１周波数を動作周波数として用いて、第１デジタル値及び第２デジタル値に基づいて、第１クロック信号及び第２クロック信号の位相ずれを算出する。第２処理回路は、第４クロック信号が有する、第１周波数の２
ｍ
倍（ｍは１以上の整数）の第２周波数を動作周波数として用いて、第１処理回路により算出された位相ずれに基づいて、第１クロック信号及び第２クロック信号の位相ずれを補正する制御信号を生成する。
【図面の簡単な説明】
【０００６】
実施形態に係る受信装置を含む情報処理システムの構成の一例を示すブロック図である。
実施形態に係る受信装置における受信回路の構成の一例を示すブロック図である。
実施形態に係る受信回路におけるＡＤＣの構成の一例を示すブロック図である。
実施形態に係る受信回路における位相検出回路の構成の一例を示すブロック図である。
実施形態に係る受信回路におけるループフィルタの構成の一例を示すブロック図である。
実施形態に係る受信装置における受信回路の動作の一例を示すフローチャートである。
実施形態に係るＡＤＣにおける信号とクロック信号との関係を示すタイミングチャートである。
比較例のＡＤＣにおける信号とクロック信号との関係を示すタイミングチャートである。
【発明を実施するための形態】
【０００７】
以下、図面を参照して実施形態について説明する。以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付し、さらに、共通する参照符号の末尾に文字又は数字を付加する場合がある。また、機能ブロックは、ハードウェア、コンピュータソフトウェアのいずれかまたは両者を組み合わせたものとして実現することができる。機能ブロックが以下の例のように区別されていることは必須ではない。例えば、一部の機能が例示の機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。
【０００８】
１．実施形態の構成
実施形態の受信装置の構成について説明する。
【０００９】
１．１情報処理システム
先ず、実施形態の受信装置を含む情報処理システムの構成について説明する。図１は、実施形態の受信装置を含む情報処理システムの構成の一例を示すブロック図である。
【００１０】
情報処理システム１は、シリアル通信によって情報を伝送するシステムである。情報処理システム１は、ホストデバイス２及びメモリシステム３を含む。メモリシステム３は、ホストバスＢＵＳを介してホストデバイス２に接続可能である。
（【００１１】以降は省略されています）

関連特許