特許ウォッチ

公開番号2025142185
公報種別公開特許公報(A)
公開日2025-09-30
出願番号2024118471
出願日2024-07-24
発明の名称半導体パッケージ用ガラス基板
出願人個人
代理人
主分類H01L 23/15 20060101AFI20250922BHJP(基本的電気素子)
要約【課題】各種半導体チップや電気部品、インターポーザ基板などをパッケージ基板にレイアウトする際、片面のみに回路パターンや半導体や電子備品などを実装しても基板全体の反りに対して高い設計マージンを有し、かつ、基板全体の温度均一性と放熱性が高く、実装基板に応力をかけずに架体フレーム等に固定できる基板構造を提供する。
【解決手段】積層ガラス基板は、2枚のガラス基板1、4間にガラス基板と密着した金属シート20を内挿した積層構造であり、また、必要に応じて、当該ガラス基板の最上面と最下面との貫通孔9の金属シートの部分での直径は、ガラス基板での貫通孔の直径よりも大きく、金属線30で、貫通孔9を通してガラス基板1、4表面の金属パターン5、8の導電化を行う。
【選択図】図16
特許請求の範囲【請求項１】
ガラス基板Ａおよびガラス基板Ｂ間に金属シートを内挿し、各界面を有機材料接着剤、またはシランカップリング剤系接合剤、または各界面表面に形成した無機薄膜を利用した薄膜接合もしくはそれらの組み合わせによって積層接合したことを特徴とする半導体パッケージ用ガラス基板
続きを表示（約 920 文字）【請求項２】
所定の位置に貫通孔を設けたガラス基板の片面に真空成膜等によりCuメッキ用のシード層を形成し、さらに必要に応じてメッキを行った当該ガラス基板Ａおよび基板Ｂの非シード層面と、当該貫通孔の径と同じ、もしくは大きな貫通孔を作製した金属シート面を所定の位置で積層接合したことを特徴とする請求項１に記載する半導体パッケージ用ガラス基板
【請求項３】
ガラス基板Ａおよびガラス基板Ｂ間に金属シートを内挿して積層されたガラス基板の貫通孔の電気的導通を、当該貫通孔に挿入した金属線の両端を基板Ａおよび基板Ｂのシード金属層もしくは当該シード金属層上に形成した金属との合金形成、もしくは鉛フリーはんだ付けで機械的固定および電気的に接合されたことを特徴とする請求項２に記載された半導体パッケージ用ガラス基板
【請求項４】
積層接合する金属シートの最終的外形寸法が、ガラス基板の最終的外形寸法よりも大きくすることで、当該金属シートにより半導体実装部からの発熱の均一化と外部への拡散を図ったことを特徴とする請求項１および請求項２に記載する半導体パッケージ用ガラス基板
【請求項５】
積層接合する金属シートの最終的外形寸法が、ガラス基板の最終的外形寸法よりも大きくし、当該外周部を外部フレーム等との固定用に供し、ガラス基板への直接的な機械的応力を緩和することを特徴とする請求項１および請求項２に記載する半導体パッケージ用ガラス基板
【請求項６】
積層接合する金属シートが銅、アルミニウム、またはそれらの合金、もしくは積層体であることを特徴とする請求項１および請求項２に記載する半導体パッケージ用ガラス基板
【請求項７】
ガラス基板Ａおよびガラス基板Ｂの間に金属シートを内挿接合した積層基板において、ガラス基板Ａ面の配線パターンおよび部品実装等の熱膨張係数的な負荷に応じて、ガラス基板Ｂ面の全面もしくは部分面にＣｕシートもしくはＡｌシートを貼付することで温度変化による基板の反りを最少化したことを特徴とする請求項１および請求項２に記載する半導体用パッケージ基板

発明の詳細な説明【技術分野】
【０００１】
本発明は，半導体チップやインターポーザ基板を表面実装するガラス基板であって、温度変化による基板の反りが大幅に低減でき、配線パターン設計マージンが大きく、かつ基板温度の均一化や放熱性、架体への固定安定性などに優れた特徴を持つ半導体パッケージ用基板に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
近年，５G通信や次世代の６G通信，さらにＣＰＵ，ＧＰＵ，ＡＩシステムなど信号の高速伝送が進んでおり，そのために信号伝送ロスの少ない構成が必要とされている。そのためには，基板の誘電損失すなわち低い比誘電率Ｄｋ，低い誘電正接Ｄｆが必要であり，低い導体損失と散乱損失すなわち銅パターンの抵抗値や平滑性などが重要である。
【０００３】
また，各種の機能を持つ半導体チップを同一のパッケージ基板に高密度に実装した異種統合パッケージ（ＨｅｔｅｒｏｇｅｎｅｏｕｓＩｎｔｅｇｒａｔｉｏｎＰａｃｋａｇｅ）が提案されている。高密度実装に要求される基板仕様は，パターン精度，半導体チップと同等の線膨張係数（ＣＴＥ），耐熱性などである。従来から使用されている基板は，ガラスクロスエポキシ基板やポリイミドフイルム基板などであるが，ＣＴＥが１０～数１０ｐｐｍ／Ｋでシリコンチップの約４ｐｐｍ／Ｋとは差があり，パターン形成の位置精度やチップ実装におけるストレス発生の点から注意が必要である。
【０００４】
高密度実装として，ＣｈｉｐとＷａｆｅｒとの接合（ＣｏＷ）やＷａｆｅｒとＷａｆｅｒの直接接合（ＷｏＷ）の検討がされており，１μm幅のＣｕとＣｕとの直接接合やＰａｓｓｉｖａｔｉｏｎ膜間を直接接合するＨｙｂｒｉｄＢｏｎｄｉｎｇと称されている。この場合，高度の寸法精度や平坦性が要求され，ＣＴＥの差も極小化されなければならない。
【０００５】
それらの課題を、ガラス基板を使用することで解決することが試みられている。無アルカリガラス基板材料は，ＣＴＥがシリコンウエハ材料と広温度範囲にわたってほぼ同じ材料も提供されており，平坦度も極めて高く，研磨の精度を上げることによって，プリズム製作のようにガラス同士を常温大気圧で接合するオプティカルコンタクト（ＯｐｔｉｃａｌＣｏｎｔａｃｔ）法もある。
高い平坦度が要求されない方法としては、インターポーザ基板や半導体チップにバンプを設け、当該バンプとガラス基板の導電パターン電極と接合することが一般的である。
【０００６】
ガラス基板を使用する場合の課題は、従来のガラスエポキシ基板などと同様に、導電性配線材料はＣＴＥが約１７ｐｐｍ／Ｋの銅（Ｃｕ）であり、ガラス基板のＣＴＥ約４ｐｐｍ/Ｋとは大きな差がある。高速伝送のためには配線抵抗を低減化することが必要で、パターン幅は回路密度等によって制限されるため、できるだけ厚いパターン幅が必要となる。そのため、銅パターンはダマシンプロセスでガラス基板上に例えば５μｍ以上の厚さで形成されることが多い。
【０００７】
しかしながら、ガラスコア基板の片側にＣｕパターンを形成すると、当該温度から変化するにしたがって、ＣＴＥの差に応じて反りが発生する。例えばＪＩＳＣ５０１２－１９９３の９．２項に規定される熱衝撃試験（条件１：１７５℃と―６５℃、条件２：１２５℃と―６５℃）では基板に大きな反りが発生し、その結果、接合部の剥離などでの電気的接合が破壊されるなど重大な問題が発生する可能性がある。
【０００８】
一般的には、従来のガラスエポキシ基材のコア基板の場合でも、基板上下のパターンや部品のレイアウトなどが対称になって反りが打ち消しあうようなレイアウト設計が行われており、設計に関するノウハウや高いシミュレーション技術が求められてきた。
【０００９】
この課題は、ガラス基板でも変わらず、ガラス基板のＣＴＥをシリコンチップと同じ３．９ｐｐｍ／Ｋとすると、銅メッキ層の１７ｐｐｍ／Ｋであるため、温度変化１℃あたりＣＴＥ差１３．１ｐｐｍで銅の伸縮が大きく、温度変化により基板反りが発生する。その解消のためにガラス基板の反対側にＣｕパターンによる回路を設ける必要があるが、Ｃｕパターンや半導体チップ、インターポーザなどのレイアウトの設計マージンを拡大する方法が求められている。
【先行技術文献】
【特許文献】
【００１０】
特開２０１７－２１６３９８（特許６７４７０６３）
特開２０２２－５１７０６２（特許７０８７２０５）
特開２００４－３３７９２７（特許３８４８９８９）
【発明の概要】
【発明が解決しようとする課題】
（【００１１】以降は省略されています）

関連特許