特許ウォッチ

公開番号2025127715
公報種別公開特許公報(A)
公開日2025-09-02
出願番号2024024585
出願日2024-02-21
発明の名称改質方法
出願人大陽日酸株式会社
代理人弁理士法人志賀国際特許事務所
主分類H01L 21/316 20060101AFI20250826BHJP(基本的電気素子)
要約【課題】被処理膜以外の膜及び半導体基板の表面を酸化させることなく、被処理膜を選択的に改質することが可能な改質方法を提供する。
【解決手段】温度50℃～300℃に加熱されたチャンバ内に保持された状態で、被処理前膜12が堆積された半導体基板10が、前記チャンバ内の過酸化水素を含むガス雰囲気で露出することで前記被処理前膜12を改質する改質工程を有する改質方法において、前記ガス雰囲気中に含まれる過酸化水素ガスの濃度が1～5vol%(体積百分率)であり、前記チャンバ内における過酸化水素の気体分子束Γが9.4×10¹⁹～1.3×10²²(個/(cm² sec))である。
【選択図】図2
特許請求の範囲【請求項１】
温度５０℃～３００℃に加熱されたチャンバ内に保持された状態で、被処理前膜が堆積された半導体基板が、前記チャンバ内の過酸化水素を含むガス雰囲気で露出することで前記被処理前膜を改質する改質工程を有する改質方法において、
前記ガス雰囲気中に含まれる過酸化水素ガスの濃度が１～５ｖｏｌ％（体積百分率）であり、
前記チャンバ内における過酸化水素の気体分子束Γが９．４×１０
１９
～１．３×１０
２２
（個／（ｃｍ
２
ｓｅｃ））であることを特徴とする改質方法。
続きを表示（約 400 文字）【請求項２】
前記半導体基板上に堆積された前記被処理前膜が、ポリシラザン、アモルファス二酸化ケイ素、二酸化ケイ素のうちの少なくとも１つ以上を含むことを特徴とする請求項１に記載の改質方法。
【請求項３】
前記改質工程において、前記チャンバ内に過酸化水素ガスを導入する前に、前記チャンバ内の圧力を０．０１ｋＰａＡ（絶対圧）～０．１ｋＰａＡまで排気する工程を有することを特徴とする請求項１又は２に記載の改質方法。
【請求項４】
前記半導体基板は、溝幅が５ｎｍ以上、アスペクト比が１００以下である溝を有し、前記被処理前膜は、前記溝内に堆積された部分を含むことを特徴とする請求項１又は２に記載の改質方法。
【請求項５】
前記改質工程により、前記被処理前膜が屈折率１．４５～１．４７の二酸化ケイ素膜に改質されることを特徴とする請求項１又は２に記載の改質方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体集積回路の製造プロセスにおいて過酸化水素ガスで処理を行うことで膜を改質する改質方法に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
一般に、半導体装置のような電子デバイスにおいては、基板上に配置された半導体素子、例えばトランジスタ、抵抗などが電気的に絶縁されている必要がある。したがって、これら素子の間には、素子を分離するためのアイソレーション構造が必要である。
【０００３】
一方、電子デバイスの分野においては、近年、高密度化および高集積化が進んでいる。このような高密度化および高集積度化が進むと、必要な集積度に見合った、微細なアイソレーション構造を形成させることが要求される。そのようなニーズに合致した新たなアイソレーション構造のひとつとして、トレンチ・アイソレーション構造が挙げられる。この構造は、半導体基板の表面に形成された微細な溝の内部に充填された絶縁物により、溝の両側に形成される素子の間を電気的に分離する構造である。このような素子分離のための構造は、従来の方法に比べてアイソレーション構造が形成される領域を狭くできるため、昨今要求される高集積度を達成するために有効な素子分離構造である。
【０００４】
また、素子を三次元に積層して高密度化を図る場合には、導電性材料の層の間に絶縁膜を設けることも必要である。このような絶縁膜としては金属膜下絶縁膜や金属配線層間絶縁膜などがある。絶縁膜の絶縁物として、二酸化ケイ素膜等の酸化膜が用いられることが多い。二酸化ケイ素膜は、Ｓｉ基板自体の酸化や、化学気相成長法（Chemical Vapor Deposition：ＣＶＤ）、絶縁物塗布法（Spin On Dielectric：ＳＯＤ）によって形成されている。
【０００５】
近年の微細化により、微細構造の埋め込み、特に縦方向に深いか、あるいは横方向に狭い高アスペクト比構造への酸化物の埋め込みが要求されている。この要求に対して、流動性を有する酸化物を用いた埋め込み方法として、ＳＯＤの採用が増加傾向にある。ＳＯＤでは、ガラス塗布法（Spin On Glass：ＳＯＧ）による無機もしくは有機成分を含む塗布絶縁材料が用いられている。この材料は、ＣＶＤ酸化膜の登場以前より半導体の製造工程に採用されていたが、加工技術が０．３５μｍ～１μｍ程度の加工寸法であって微細でなかった故に、塗布後の改質方法は窒素雰囲気にて４００℃程度の熱処理を行うことで許容されていた。
【０００６】
しかし近年の半導体においては、最小加工寸法が５０ｎｍ幅より小さくなっており、ＳＯＧに代わる材料として、ポリシラザン膜を用いることが検討されている。ポリシラザンは、例えば、ジクロロシランやトリクロロシラン等のシラン化合物とアンモニアとの触媒反応によって得られる材料である。ポリシラザンの前駆体は、薄膜を形成する際に、スピンコーターを用いて基板上に塗布される。ポリシラザンは、製造時の過程から、アンモニアに起因する窒素等を不純物として含んでいる。そのため、ポリシラザンを用いて形成されたポリシラザン膜から不純物（窒素及び水素）を取り除いて、緻密な酸化膜を得るために、ポリシラザン膜の改質及び緻密化の２つの工程を行う必要がある。
【０００７】
膜改質の方法として、例えば、４５０℃程度に加熱されたチャンバ内でポリシラザン膜に水蒸気を導入する方法が挙げられる。ポリシラザン膜中に水蒸気が取り込まれ、熱が付与されることによって膜が改質される。この際に膜中の窒素及び水素が抜けて、酸素が導入される。膜の緻密化の方法として、同様に水雰囲気中で７００℃に加熱することで緻密な酸化膜が得られる。
【０００８】
ポリシラザン膜が半導体製造工程で広く用いられる一方で、トランジスタの熱負荷に対する低減要求も高まっている。熱負荷を低減したい理由として、トランジスタの動作用に打ち込んだ、ボロンやヒ素、リンなどの不純物の過剰な拡散を防止することや、電極用の金属シリサイドの凝集防止、ゲート用仕事関数金属材料の性能変動防止、メモリ素子の書き込み、読み込み繰り返し寿命の確保、などがある。特に半導体基板には、膜改質を行いたいポリシラザン膜以外にも、多くの膜（Ｓｉ基板表面あるいは金属膜など）が混在している。このような半導体基板を高温で処理すると、被処理膜以外の表面を酸化させ、多くの機能に悪影響が生じる。例えば金属膜の酸化によって、導電性が損なわれる。
【０００９】
製品が製造できるようにするには、半導体基板の処理を低温にする必要がある。ポリシラザン膜を用いた二酸化ケイ素膜の製造における膜の緻密化を低温化する方法として、酸化ガス（例えば水、酸素、オゾンなど）を用いたプラズマ処理が検討されている。また、ポリシラザン膜の膜改質を低温化する方法として、過酸化水素の存在下において焼成を行う技術（特許文献１及び２参照）が提案されているが、より低温環境下で改質する技術が求められている。
【００１０】
また従来のＣＶＤ法による埋め込み方法に替えて、流動性ＣＶＤ（Flowable ＣＶＤ）法及び流動性ＡＬＤ（Flowable Atomic Layer Deposition）法により、溝等に二酸化ケイ素を埋め込む手法も検討されている。
【先行技術文献】
【特許文献】
（【００１１】以降は省略されています）

関連特許